Запирании транзистора

В момент переключения транзисторов действует положительная обратная связь (резистор R3). Отпирание транзистора VT2 приводит к уменьшению напряжения на его коллекторе, следовательно, уменьшается ток через резистор R3 и ток в цепи базы транзистора VT1. Этот процесс ускоряет запирание транзистора 1/77, что в свою очередь ускоряет отпирание транзистора VT2, т. е. наступает лавинообразный процесс, приводящий к практически мгновенному насыщению транзистора VT2. Положительная обратная связь обеспечивает релейный эффект. При уменьшении или исчезновении входного тока (сигнала) транзисторы усилителя переключаются в исходное состояние.

При подаче небольших положительных напряжений можно обеспечить полное запирание транзистора при обеднении канала, так как глубина диффузионного слоя встроенного канала под затвором делается малой ( 56, а). При отрицательном напряжении на затворе дырки втягиваются из подложки в канал, и ток в канале возрастает (режим обогащения).

Усилительный элемент, приведенный на 116, а, выполняет логическую операцию повторения. При подаче на вход схемы= низкого уровня напряжения (х = 0) транзисторы Т1 и Т4 закрыты, а ТЗ открыт. Поэтому на выходе схемы будет иметь место низкий уровень напряжения (у = 0). При наличии на входе-х высокого уровня напряжения (х = 1) произойдет отпирание транзисторов 77 и Т4 и запирание транзистора ТЗ. В результате на выходе схемы будет иметь место высокий уровень напряжения (у = 1). В этой и двух других схемах транзистор Т2 является нагрузочным.

входного сигнала ывх(/) от нулевого уровня до уровня ивх = ?/твх вызывает запирание транзистора. После скачка выходного напряжения А, связанного с перераспределением напряжений на паразитных емкостях схемы, начинается заряд паразитной емкости С0 от источника —Е через Rc.

Обычно сумма е0дз + еом несколько превышает значение t/a0> поэтому напряжение UQ имеет небольшое отрицательное значение, достаточное для запирания транзистора Т. Смещение уровня напряжения на базе (от положительного значения U&0 до небольшого отрицательного значения — t/б) достигнуто за счет использования диодов Дз и Д4 в цепи связи диодной схемы И с базой транзистора Т. Диоды Дз и Д4 называют смещающими. Без них запирание транзистора Г не гарантировалось бы, так как значение напряжения 0&0 на анодах диодов Hi и Да может превышать напряжение отсечки входной характеристики транзистора еоб.

Цепи раздельного запуска могут дополнительно классифицироваться по полярности входных импульсов или числу управляющих входов. В рассмотренных случаях (см. 6.13, а) сигналы S и R являлись однополярными и поступали из разных цепей от двух источников запускающих импульсов. Кроме того, возможен запуск от одного источника сигналами разной полярности. Например, отрицательный импульс, воздействуя на базу нормально запертого транзистора, вызывает переключение триггера и насыщение этого транзистора. Следующий импульс, имеющий уже положительную полярность, поступает в ту же точку на базу транзистора, в это время насыщенного, и вызывает запирание транзистора, т. е. новое переключение триггера.

коллекторе Т3, входящего в цепь запуска. Транзистор Т3 заперт, поскольку при отсутствии входных импульсов на базе Т3 за счет внешнего источника смещения -т-?см создается положительное запирающее напряжение. Пренебрегая током /к() запертого транзистора Т3, можно считать, что этот транзистор обеспечил полное отключение триггера от генератора запускающих импульсов как по переменной, так и по постоянной составляющей напряжения. При появлении на выходных зажимах генератора Г импульса отрицательной полярности транзистор 7"3 отпирается. Напряжение на его коллекторе, а следовательно, и на коллекторе транзистора Tt получает положительное приращение. Через элементы /?С2 и С2 это приращение напряжения передается на базу Тг и выводит этот транзистор из режима насыщения. В схеме триггера возникает лавинный процесс переключения, приводящий к насыщению Ti и запиранию Тг. Если к моменту возникновения условий для лавинного переключения входной импульс закончился, то транзистор Т3 запрется и не будет влиять на характер переключения токов и напряжений в триггере. Если длительность запускающего импульса велика и после выхода транзистора Т2 из режима насыщения транзистор Т3 остается включенным, то уровень UKa на коллекторе 7j поддерживается принудительно за счет входного импульса и переключение триггера обеспечится и без регенеративной стадии: насыщение транзистора Т3 за счет воздействия входного импульса вызовет запирание транзистора Т2, а его запирание приведет к появлению большого базового тока транзистора Tj и его насыщению.

Другое не рассмотренное при анализе работы схемы явление возникает при восстановлении напряжений на конденсаторе С». Для повышения коэффициента передачи эмиттерного повторителя и улучшения линейности выходного напряжения резистор Кв должен иметь большое сопротивление. Но при этом зарядный ток конденсатора С0, протекая через резистор Ra, создаст на нем падение напряжения положительной полярности, вызывающее запирание транзистора Га-Зарядка конденсатора С0 происходит не через выходное сопротивление эмиттерного повторителя гвых2, а через резистор Ra с большим сопротивлением. В этом случае 0 = ЗС0#Э. Время восстановления схемы резко увеличивается, а ее быстродействие снижается. Возможность появления указанных процессов является недостатком схемы. Для его устранения в цепь эмиттера Тг )Ьводят дополнительный источник напряжения — Еа ( 8.13)) Напряжение Еэ отпирает эмиттерный

где г1д — прямое сопротивление включенного диода Дг\ гбн1 — входное сопротивление насыщенного транзистора TI, гбн2 — входное сопротивление насыщенного транзистора Т2. После насыщения транзистора TI напряжение на катоде Д3 резко увеличивается, поскольку через выходное сопротивление насыщенного транзистора TI катод стабилитрона оказывается связанным с источником питания -\-Е. Так как Е > (7СТ, то стабилитрон Д3 включается. На эмиттере транзистора Т3 после включения стабилитрона появляется положительное напряжение U33 = -}-(Е — ?/ст), вызывающее запирание транзистора Т3. Таким образом, во время обратного хода пи/.ообразного напряжения транзистор Тя заперт и зарядный ток /зар = /кз через разрядный элемент не протекает.

Ек. Это большое напряжение отрицательной полярности прикладывается к базе транзистора Т2, открывая его. Теперь напряжение автоматического смещения выделяется на резисторе R3 за счет тока /к2ц транзистора Т2, обеспечивая надежное запирание транзистора 7\. И хотя входной импульс вскоре оканчивается, транзистор Tt будет закрыт, а транзистор Т2 насыщен. Следующий положительный импульс открывает транзистор T! и закрывает транзистор Т2 аналогичным образом.

Следует отметить, что в двухтактчых усилителях класса AD при открывании одного из транзисторов оконечного каскада напряжение на нем скачком уменылается, а на транзисторе противоположного плеча каскада резко увеличивается на такую же величину (см. 5.28, г). Из-sa инерционных свойств мощных выходных транзисторов VT1 и VT2 возможно появление «сводного» тока, который возникает потому, что запирание транзистора VT1 наступает несколько позже, чем отпирание транзистора VT2, или наоборот. В результате возможен некоторый промежуток времени, когда оба транзистора VT1 и VT2 находятся в открытом состоянии и проводят электрический ток, называемый «сквозным». Появление «сквозного» тока в транзисторах двухтактных схем приводит к дополнительным потерям энергии в оконечном каскаде, ухудшению теплового режима транзисторов и снижению КПД.

При запирании транзистора VT2 на катушке реле KL, обладающей индуктивностью, наводится ЭДС самоиндукции, которая, складываясь с напряжением коллекторного питания, может привести к пробою транзистора. Для защиты от наводимых перенапряжений применяется цепочка VD3, R4. Появляющееся перенапряжение открывает диод VD3 и ток реле K.L при запирании транзистора VT2 будет уменьшаться постепенно, замыкаясь через цепочку VD3, R4. Напряжение на транзисторе VT2 в этом случае увеличится только на величину падения напряжения на этой цепочке.

Постепенное уменьшение тока в катушке K.L при запирании транзистора VT2 приводит к увеличению времени возврата реле, что не всегда приемлемо. Для уменьшения времени возврата реле увеличивают сопротивление резистора R4.

Определим величину сопротивления резистора R4 из условия, чтобы при запирании транзистора VT2 напряжение на нем не превысило максимально допустимое. При запирании VT2 на обмотке реле KL, обладающей индуктив-

Недостатком рассмотренных выше схем ключей (например, 5.1) является незаземленность нагрузки по постоянному току. Поэтому один вывод нагрузки Ru обычно подключают к коллектору транзистора, а другой — заземляют ( 5.7). В этом случае напряжение UK3 является выходным напряжением схемы, которое при запирании транзистора устанавливается равным

Остаточное напряжение на открытом транзисторе зависит от сопротивления Rc и входного напряжения t/вх- При увеличении Rc и С/*х напряжение С/ост уменьшается. Однако с увеличением R,. ухудшается быстродействие ключа, которое определяется в основном зарядом выходной емкости Свых через резистор Rc при запирании транзистора (см. 5.8). При работе ключа в составе последовательной цепи, состоящей из и-ключей, выходная емкость /-го транзистора равна

При запирании транзистора низким уровнем входного напряжения (U°*
Время нарастания (фронта) выходного напряжения при запирании транзистора определяется обычно между уровнями 0,1 (?с-?/ост), 0,9(?С-С/ОСТ) и равно

При запирании транзистора К7\ напряжением t/Bx = ^3i < t/oi ток в Цепи транзистора VT2 отсутствует (пренебрегаем остаточным током закрытого транзистора). Несмотря на это, транзистор VT2 открыт и его можно заменить сопротивлением RQ2, подключенным к источнику напряжения E3KS = EC—U02. Таким образом, при /с = 0 напряжение на выходе схемы равно

Поскольку /„! нагрЛк характеризует логический перепад сигнала, т.е. &илог = 1К1ЯЯТр&к (при запирании транзистора FjTi Нагр имеем UKi нлгр = Ек), можно записать:

Входные параметры усилителей соответствуют выходным параметрам логических элементов серии ЭТ. При работе усилителя на индуктивную нагрузку в коллекторную цепь выходного каскада усилителя на составном транзисторе, состоящем из двух транзисторов П203, включают шунтирующий диод Дш, исключающий возможность нежелательного повышения напряжения на коллекторе при запирании транзистора. Параллельно нагрузке (вне усилителя) включают шунтирующий резистор #„„ сопротивление которого должно быть не больше сопротивления нагрузки Ra. В этом случае напряжение на коллекторе будет кратковременно увеличиваться до величины, не превышающей двойного напряжения источника питания.

Следовательно, основной прямой ток через коллекторный переход в режиме насыщения будет определяться током через барьер Шоттки, и накоплением заряда дырок в коллекторе при прямом смещении 0,3—0,4 В можно пренебречь. При запирании транзистора импульсом запирающего базового тока время рассасывания /р будет мало (/р < 1 не).