Устройство генерации

гаются следующим операциям: фильтрации, масштабированию, линеаризации, аналого-цифровому преобразо-ванию. Затем сигналы в цифровой форме могут переда* ваться на цифровые средства обработки и хранения информации СОХИ для обработки по определенным про-граммам или накапливания, а также на средства отображения информации СОИ для индикации или регистрации. Устройство формирования управляющих воздействий УФУВ посредством заданного множества исполнительных устройств ИУ воздействует на объект исследования для регулирования, тестирования и т. п.

В состав ИИС первичные ИП и исполнительные устройства не входят, выбор их типов и размещение на объекте производится специалистами — разработчиками объекта исследования. Современные сложные ИИС часто рассматривают как композицию трех комплексов — информационного (включающего средства измерения и преобразования информации и средства отображения информации), вычислительного (включающего средства обработки и хранения информации и устройства управления) и управляющего (включающего устройство формирования управляющего воздействия).

Устройство формирования импульсов Е440, встраиваемое в трехфазные индукционные счетчики типов САЗУ, СА4У, СР4У, дает возможность использовать такие счётчики в качестве датчиков вместо электронных счетчиков.

В некоторых случаях требуется устройство формирования тактовых импульсов (/!, /2), работающее в следующем режиме. В исходном состоянии импульсы на выходах отсутствуют. При поступлении на вход импульса устройство возбуждается и формирует на выходе одну последовательность тактовых импульсов (Ilt /2),

Устройство формирования бремени счёта

временной селектор; формирователь нормированных по величине и временным параметрам сигналов; устройство формирования времени счета, в состав которого входят декадные делители частоты, источник сигнала образцовой частоты (кварцевый генератор); устройство синхронизации Т работы всех элементов ЭСЧ.

JJ 1 1 Устройство формирования времени счёта

Канал контроля содержит входной релейный коммутатор (реле типа РКМ с восемью контактными парами, из которых четыре используются для переключения контролируемых величин), имеющей скорость переключения 5 точек/с. Штекерное наборное поле уставок позволяет задать уставки номинального значения (через <1%), верхнего допуска (+110% номинального через 2%), нижнего допуска (—(10% номинального значения через 2%). Результаты сравнения поступают в устройство формирования сигналов двухпозщионного регулирования (по сравнению с номинальным значением) и отклонения от нормы '(по сравнению с верхним и нижним допусками). Эти сигналы через контакты коммута-

На 16.1 в качестве примера приведена структурная схема системы автоматического • контроля большого числа параметров. Величины в норме здесь выражаются в аналоговой форме. В отличие от измерительных систем на один из входов органа сравнения СО с первичных преобразователей ПП\—ППЯ через коммутатор Км\ подаются значения контролируемых параметров, а на другой вход СО подается не мера, а норма от генератора нормы ГН. На выходе сравнивающего устройства включено устройство формирования сигналов ФС. Отклонение от заданной нормы, например, на 5 или 10 % отображается и записывается на выходных приборах (индикаторах) BUi—ВПЯ.

Многорежимный буферный регистр (МБР) ( 5.44) содержит 8-разрядный информационный регистр, снабженный схемой управления и выходным буфером (ВБ) с тремя состояниями. Кроме того, в блоке имеется устройство формирования сигнала запроса прерывания текущей программы (выделено штриховой линией).

Устройство формирования интервала в начале и конце разряда вырабатывает импульсы. Интервал времени вследствие линейности разряда равен

Первая часть «Процессоры обработки сигналов» посвящена архитектуре и особенностям организации DSP. Главы данной части содержат информацию, необходимую для решения задач выбора DSP, проектирования архитектуры систем ЦОС различного назначения, программирования и отладки. Подробно рассматриваются характеристики и организация базового 24-разрядного семейства DSP560XX: структура шин, арифметико-логическое устройство, устройство генерации адреса, программный контроллер, пространство памяти, последовательные асинхронный и синхронный интерфейсы, внутрикристальный эмулятор, широтно-импульсный модулятор, последовательный аудио-интерфейс. Семейство DSP563XX полностью программно совместимо с семейством DSP560XX и является его дальнейшим развитием. Главной особенностью этого семейства является то, что в составе некоторых типов процессоров содержатся сопроцессоры: фильтр-сопроцессор, витерби-сопроцессор, циклический сопроцессор. Это позволяет эффективно использовать DSP а различных системах связи, в том числе для поддержки GSM. Большие перспективы сегодня имеет семейство DSP566XX, которое совместимо с семейством DSP563XX. В этом семействе имеются однокристальные архитектуры, включающие два процессорных ядра: новейшее процессорное ядро общего назначения М-Core и процессорное ядро DSP56600. В состав такой системы входят также различные периферийные устройства. Для разработчиков систем управления безусловно представляет интерес также семейство DSP568XX, в котором совмещаются функции микроконтроллеров и процессоров обработки сигналов. Особое внимание в первой части уделяется новой разработке компании - новому ядру StarCore для процессоров и контроллеров, ориентированных на портативную технику и телекоммуникации. Для каждого типа процессора приводятся сведения о корпусах DSP и электрических параметрах.

Устройство генерации

Основу процессора составляют три параллельно работающих устройства: арифметико-логическое устройство (ALU), устройство генерации адреса (AGU) и программируемый контроллер (PC).

Устройство генерации адреса.

2.1.7. УСТРОЙСТВО ГЕНЕРАЦИИ АДРЕСОВ (AGU) И РЕЖИМЫ АДРЕСАЦИИ

Ядро DSP56800 — программируемый КМОП 16-битный процессор цифровой обработки сигналов, содержащий 16-битное АЛУ данных, 16-битное устройство генерации адресов, декодер программ,

УСТРОЙСТВО ГЕНЕРАЦИИ АДРЕСОВ

Параллелизм — каждое устройство на кристалле, память и периферия работают независимо друг от друга^ и параллельно с другими устройствами через сложную систему шин. АЛУ данных, устройство генерации адресов и контроллер программ работают параллельно и могут выполнять в одной инструкции: . предвыборку инструкции; . умножение 16x16 бит; . 36-битное сложение; . две пересылки данных; . две модификации указателя адреса с использованием двух типов арифметики (линейной или

Ядро DSP56800 ( 5.4) является композицией функциональных устройств, работающих параллельно для увеличения производительности машины. Контроллер программ, устройство генерации адресов и АЛУ данных имеют собственные наборы регистров и логику управления, вследствие чего могут работать независимо друг от друга и параллельно друг с другом. Архитектура конвейеризована, что упрощает параллельную работу устройств и существенно уменьшает время выполнения каждой инструкции.

Например, АЛУ данных выполняет умножение дл^ первой инструкции, устройство генерации адресов вычисляет адреса для второй инструкции, контроллер программ выбирает третью инструкцию.

Устройство генерации адресов.