Усилителя собранного

При считывании ток вытекает из информационного эмиттера открытого транзистора и втекает в базовую цепь входного транзистора соответствующего усилителя считывания, в результате чего выходной транзистор последнего полностью открывается.

В режиме считывания эмиттерные переходы 2, 3, 4 и 5 транзисторов закрыты (на адресных шинах Х{ и YI логические единицы), ток открытого транзистора протекает по разрядной шине, подключенной к эмиттеру 6 на вход усилителя считывания У4, формируя на его выходе F^ сигнал логической единицы. При этом на выходе F0 усилителя У3 будем иметь логический нуль.

В режиме считывания шины столбца подключены ко входам усилителя считывания с высоким входным сопротивлением. При поступлении на шину X импульса выборки транзисторы VT5, VT6 отпираются и на шинах столбца устанавливаются напряжения, соответствующие состоянию триггера (U° на одной и U1 на другой). Они воспринимаются усилителем считывания.

Время считывания элемента памяти представляет собой интервал времени от подачи импульса выборки на шину X до момента появления на шинах Y сигнала, достаточного для срабатывания усилителя считывания. Усилитель считывания (обычно дифференциальный) срабатывает, когда разность напряжений на шинах У и Y" превышает некоторое минимальное значение б(Уу(. — чувствительность усилителя. Предварительно на обеих шинах устанавливают одинаковые напряжения (например, U1), которые до прихода импульса выборки строки поддерживаются емкостями шин Су. После поступления импульса выборки устанавливается разность напряжений на шинах У, Y".

Рассмотрим переходные процессы в элементе памяти. Пусть его состояние соответствует напряжениям (/* в точке А и U1 в точке В (см. 9.2). При поступлении импульса выборки в момент t\ ( 9.4, а) транзистор VT5 отпирается и через него начинает протекать ток, повышающий напряжение в точке А ( 9.4, б). Если транзисторы VT! и VT5 имеют одинаковые геометрические размеры, то U'A т 0,3(1/и.п — (/пор а)- Транзистор VTl работает в режиме неперекрытого канала, а транзистор VT5 — в режиме насыщения. Протекающий через него ток /5 « /Са(?/и.п — Unop.a)^/4 разряжает емкость шины Y', и напряжение на ней (а также в точке А) уменьшается ( 9.4, б, в). Транзистор VT6 остается закрытым (для него t/зи = "• так как ^в== ^Х= ^и.п)< и на" пряжение на шине У" сохраняется равным U1 = ?/и.п. Между шинами столбца устанавливается разность напряжений AUY ( 9.4, г). Так как чувствительность усилителя считывания б[/ус составляет десятые или сотые доли вольта, то в течение времени нарастания разностного сигнала от 0 до б(/ус напряжение на шине Y' меняется незначительно и ток /в остается постоянным. Тогда время считывания

В режиме хранения напряжение на шине строки X близко к нулю, транзистор закрыт и конденсатор отключен от шины Y. На конденсаторе сохраняется установленное при записи напряжение U1 или ?7°. В случае хранения лог. 1 конденсатор будет постепенно разряжаться вследствие существования токов утечки в подложку. Обычно это обратный ток р-п перехода транзистора. Если же хранится лог. О, а напряжение на шине Y положительное, конденсатор будет постепенно заряжаться предпороговым током транзистора. Поэтому необходимо периодическое восстановление исходного напряжения U1 или U° на конденсаторе, называемое регенерацией. Она осуществляется путем считывания информации с элемента памяти, преобразования ее в напряжение U1 или 0° с помощью усилителя считывания (усилителя-регенератора) и в последующей записи этого напряжения в элемент памяти. Регенерация производится одновременно для всех элементов одной строки. Типичное значение периода регенерации составляет несколько миллисекунд.

В режиме считывания шины столбца подключены ко входам усилителя считывания с высоким входным сопротивлением. Предварительно на них с помощью формирователя Y устанавливают опорное напряжение t/OII(f/°< Uou<. U1), которое до прихода импульса выборки поддерживается емкостью шин Су. При поступлении импульса выборки на шину X транзистор элемента памяти отпирается, конденсаторы С0 и Су оказываются включенными параллельно и происходит перераспределение заряда между ними. В результате на шине Y устанавливается напряжение Uпп + fi^1 при считывании лог. 1 или U„л — 8U° при считывании лог. О, где

Усилитель считывания является дифференциальным. На один его вход подается опорное напряжение, на другой— сигнал с шины столбца. Таким образом, разностный сигнал равен 8U, его значение должно превышать чувствительность усилителя считывания б{/ус (30...50 мВ). На этой стадии напряжение на запоминающем конденсаторе С0 изменяется от начального (?/° или U1) до значения, примерно равного U0„ (если dU <^ Uоп). Для восстановления исходного состояния напряжение U° или U1, сформированное усилителем считывания, подается обратно на шину Y и через открытый транзистор элемента памяти устанавливается на конденсаторе.

Среди биполярных наиболее распространены элементы памяти статического типа. В основе элемента лежит симметричный триггер на двух транзисторах. На 9.17 показан элемент памяти, содержащий транзисторы VT1, VT2 с перекрестными связями, у которых первые эмиттеры (Эп, Эг1) соединены с шиной строки X', выполняющей также функцию шины питания (минус), а вторые (9lt, 344) соединены с шинами столбца Y', Y" и применяются для записи и считывания. Коллекторы через резисторы R], R2 соединены со второй шиной строки X", используемой также в качестве шины питания (плюс). Транзисторы VT3, VT4 с резисторами в коллекторах и генераторы токов /У подключены на концах шин столбцов. Они не относятся к элементу памяти, но необходимы для его управления. Шины столбцов подключены также ко входам дифференциального усилителя считывания.

Задержка между поступлением импульса выборки на шину X' и моментом срабатывания усилителя считывания (время считывания /сч на 9.18, в), равна времени, в течение которого разность напряжений достигает порога срабатывания усилителя 6?/ус. Это время определяется процессом заряда емкости шины Су током элемента памяти: ^п да Су6?/ус//си. Для уменьшения tC4 надо повышать ток /си, т. е. напряжение L/й.п = Их" — Ux-. Однако t/и.п ограничено напряжением питания всей микросхемы.

Работа усилителя считывания значительно осложняется, если в ОЗУ обмотка считывания совмещена с одной из управляющих обмоток. Обычно встречаются два случая совмещения. Один вид совмещения применяется в

5-4. Анодно-сеточная характеристика аппроксимирована степенным полиномом. Доказать, что выходное напряжение двухтактного усилителя, собранного на двух одинаковых триодах, при синусоидальном входном сигнале пропорционально

15. Как изменится коэффициент стабилизации /Сети компенсационного стабилизатора, если уменьшить коэффициент усиления усилителя, собранного на ОУ?

Заметим, что соответствующие пределы изменения входного сигнала для усилителя, собранного по схеме с общим катодом, при такой же нагрузке и при таком же напряжении анодного питания Ел получаются более узкими, чем для катодного повторителя (только от 0 до —10 В).

Рассмотрим принцип построения ключа ЭСЛ на примере базового логического элемента серии 100, выполняющего одновременно функции ИЛИ — НЕ и ИЛИ ( 6.15). Схема состоит из дифференциального усилителя, собранного на транзисторах Т\—7V В этом усилителе при подаче на входы перепада напряжения ток /э может протекать либо через транзистор Ть, на базу которого постоянно подано опорное напряжение Uon=—2,09В

5-4. Анодно-сеточная характеристика аппроксимирована степенным полиномом. Доказать, что выходное напряжение двухтактного усилителя, собранного на двух одинаковых триодах, при синусоидальном входном сигнале пропорционально

10.31. Схема соединения рабочих об'моток магнитного усилителя, собранного по

10.32. Рабочая характеристика магнитного усилителя, собранного по мостовой схеме

Поскольку разбалансировка моста происходит вследствие согласованного изменения сопротивлений всех четырех плеч, коэффициент усиления усилителя, собранного по мостовой схеме, в четыре раза больше, чем дроссельного.

Рабочая характеристика магнитного усилителя, собранного по мостовой схеме, проходит через начало координат и линейна в широком диапазоне изменений сигнала управления ( 10.32).

Это выражение совершенно аналогично выражению (5.31). Так как выходные цепи на схемах 5. 19 и 5. 20 одинаковы, то для построения амплитудно-частотной характеристики транзисторного усилителя, собранного по схеме 5.20, можно воспользоваться 5.21

6.7. Изменение характеристик усилителя, собранного по схеме, изображенной на 6.6, в зависимости от параметров корректирующей цепи.