Триггерных устройств

Общее оборудование мультиплексного канала представляет собой набор триггерных регистров и комбинационных схем, позволяющих осуществлять обмен информацией между ОП и ПУ, модификацию текущих параметров операции ввода-вывода.

Управляющее слово, выбранное селекторным каналом из памяти, содержится до окончания всех предписанных им действий в триггерных регистрах канала. Необходимые изменения текущих параметров операции производятся быстро с помощью соответствующих действий над содержимым триггерных регистров. Таким образом, все средства селекторного канала монополизируются на время операции одним ПУ. Можно счи-

Структура байт-мультиплексного канала ( 11.8). В состав байт-мультиплексного канала входят следующие основные узлы: 1) набор триггерных регистров, в которых во время сеанса связи с ПУ содержатся текущие параметры активного подканала (активным называется тот подканал, для которого производится данный сеанс связи). Он состоит из регистра кода операции и указателей РгКОУ, регистра текущего адреса данных РгТАД, содержащего адрес байта в ОП, участвующего в данный момент в операции ввода-вывода, счетчика текущих данных СчТД, указывающего число байт, которое осталось ввести в ОП или вывести в данной операции, регистра адреса управляющего слова канала РгАУСК, определяющего адрес очередного УСК в цепи управляющих слов;

Структура селекторного канала ( 11.9) содержит набор триггерных регистров, большинство из которых по своим функциям аналогично соответствующим регистрам в описанном ранее примере байтмультиплексного канала.

Следующее важное преимущество, достигаемое при использовании магазинной структуры, состоит в том, что при переходе к подпрограммам или в случае прерывания данной программы какими-либо внешними сигналами нет необходимости в запоминании содержимого триггерных регистров в памяти. При обычной структуре машины каждая подпрограмма -должна предварительно запоминать содержание всех программно доступных регистров, которые она собирается использовать с тем, чтобы сохранить находившуюся в них информацию.

Общее оборудование мультиплексного канала представляет собой набор триггерных регистров и комбинационных схем, позволяющих осуществлять изменение текущих параметров операции ввода-вывода, обмен информацией с ОЗУ и с периферийными устройствами.

Автономный канал является отдельным устройством не только в логическом, но и в конструктивном отношении. Он имеет собственный набор триггерных регистров и схем управления, и если канал является мультиплексным, то он включает и собственную память для хранения информации о подканалах. Автономный канал может иметь как прямой, так и косвенный доступ к памяти, и хотя в последнем случае он разделяет с процессором часть оборудования (узел связи с ОЗУ), доля этого совместного оборудования по срг!внению с собственной аппаратурой канала обычно невелика. Обе представленные на 9-1, в и г структурные схемы являются примерами автономных каналов.

1. Набор триггерных регистров, в которых во время сеанса связи с периферийным устройством содержатся текущие параметры активного подканала (активным называется тот подканал, для которого производится данный сеанс связи). Регистр кода операции и указателей (РКОУ) содержит код и указатели операции ввода-вывода. Регистр текущего адреса данных (РТАД) содер-

Селекторный канал ( 9-3). Селекторный канал содержит набор триггерных регистров, большинство из которых по своим функциям аналогичны соответствующим регистрам в вышеописанном примере мультиплексного канала (регистры РКВВ, РКОУ, РТАД, ТСД, РАУС, РСИ, СБ).

Ассоциативная память для хранения страничной таблицы ( 11-10) представлет собой набор триггерных регистров, каждый из которых относится к одной физической стэанице и содержит соответствующие номера программы и виртуальной страницы. При обращении к оперативной памяти номер текущей программы и номер

Арифметические операции, как правило, можно представить в виде: последовательностей следующих элементарных операций: передача информации и операции преобразования содержимого триггерных регистров— сдвиг, взятие обратного кода и сложение.

В отличие от рассмотренных выше триггерных устройств триггер Шмитта представляет собой устройство, в котором переход из одного устойчивого состояния в другое осуществляется только при определенных уровнях входного напряжения Eri и ЕГ2, называемых пороговыми уровнями.

Основные свойства триггерных устройств:

.Универсальные логические элементы — элемент И—НЕ, выполняющий операцию (13.2), и элемент ИЛИ—НЕ, выполняющий операцию (13.3), получили наибольшее распространение. Это объясняется тем, что указанные логические операции можно выполнять на однотипных элементах, с широкой унификацией конструкторских и технологических решений. По этой причине универсальные логические элементы широко используют и при проектировании триггерных устройств. Наличие в составе этих элементов инверторов (элемента НЕ) делает построение триггеров на универсальных

При рассмотрении логических элементов было показано, что универсальные логические элементы — элемент И—НЕ, выполняющий операцию Y — Х\-Хг- ... Хп, и элемент ИЛИ—НЕ, выполняющий операцию Y = Xt + Х2 + ... +Хп, получили наибольшее распространение благодаря тому, что позволяют выполнять разнообразные логические операции на однотипных элементах, с широкой унификацией конструкторских и технологических решений. По этой причине универсальные логические элементы широко используют и при проектировании триггерных устройств. Наличие в составе таких элементен инвертора (элемента НЕ) делает построение триггеров на универсальных элементах И—НЕ и ИЛИ—НЕ вполне возможным. Триггеры на интегральных логических элементах можно разделить на две основные группы — асинхронные и синхронные (тактируемые) триггеры. Асинхронные триггеры срабатывают в моменты поступления запускающих импульсов (с точностью до задержки срабатывания, неизбежно возникающей в процессе переключения триггера). Рассмотренные ранее триггерные схемы можно отнести к асинхронным. В синхронных триггерах используют кроме запускающих импульсов последовательности тактовых импульсов. Запускающий импульс, предшествующий тактовому, подготавливает триггер к опрокидыванию, однако само опрокидывание происходит только в момент воздействия очередного тактового импульса. Таким образом, переключения синхронных триггеров могут происходить только в строго заданные моменты времени, соответствующие моментам поступления тактовых импульсов. Срабатывание синхронного триггера может происходит!» либо при воздействии фронта тактового импульса, либо его среза.

Триггеры. При построении цифровых узлов используют большое число триггерных устройств, включающих собственно триггер и устройство управления. Обобщенная структурная схема триггерного устройства представлена на 12.5. Устройство управления преобразует информацию, поступающую на вход AI, в сигналы, управляющие собственно триггером. В этой схеме триггер можно считать элементом памяти, как бы записывающим полученную информацию. Ход записи может быть различным. В так называемых асинхронных триггерах запись осуществляется непосредственно в момент поступления информации, а в тактируемых триггерах — только при подаче разрешающего сигнала на тактовые входы 7].

операцию Y = Х^• Х2 •. .. • Х„, и элемент ИЛИ — НЕ, выполняющий операцию Y = Х^ + Xz + ... +Х„, получили наибольшее распространение благодаря тому, что позволяют выполнять разнообразные логические операции на однотипных элементах, с широкой унификацией конструкторских и технологических решений. По этой причине универсальные логические элементы широко используют и при проектировании триггерных устройств. Наличие в составе таких элементов инвертора (элемента НЕ) делает построение триггеров на универсальных элементах И — НЕ и ИЛИ—НЕ вполне возможным. Триггеры на интегральных логических элементах можно разделить на две основные группы — асинхронные и синхронные (тактируемые) триггеры. Асинхронные триггеры срабатывают в моменты поступления запускающих импульсов (с точностью до задержки срабатывания, неизбежно возникающей в процессе переключения триггера). Рассмотренные ранее триггерные схемы можно отнести к асинхронным. В синхронных триггерах используются кроме запу-скающих импульсов последовательности тактовых импульсов. Запускающий импульс, предшествующий тактовому, подготавливает триггер к опрокидыванию, однако само опрокидывание происходит только в момент воздействия очередного тактового импульса. Таким образом, переключения синхронных триггеров могут происходить только

Квазистатические и динамические схемы, использующие специфические свойства МДП-транзисторов — сверхвысокое входное сопротивление и способность паразитной емкости затвора длительное время сохранять заряд и уровень напряжения на затворе, наиболее широко применяют при построении триггерных устройств для регистровых и счетных схем. Триггерные устройства выполняют на типовых логических элементах И—НЕ, ИЛИ—НЕ, И— —ИЛИ—НЕ, НЕ—И—ИЛИ, для реализации которых используют МДП-транзисторы р-типа, и дополняющие.

Универсальные логические элементы — элемент И—НЕ, выполняющий операцию (14.1), и элемент ИЛИ—НЕ, выполняющий операцию (14.2),—получили наибольшее распространение. Это объясняется тем, что указанные логические операции можно выполнять на однотипных элементах, с широкой унификацией конструкторских и технологических решений. По этой причине универсальные логические элементы широко используют и при проектировании триггерных устройств. Наличие в составе этих элементов инверторов (элемента НЕ) делает построение триггеров на универсальных элементах И—НЕ и ИЛИ—НЕ вполне возможным. Триггеры на интегральных логических элементах можно разделить на две основные группы: асинхронные и синхронные (тактируемые) триггеры.

При представлении комбинированных триггерных устройств в число инициализаторов процесса, в котором описывается такое устройство, включают и асинхронные входы, и тактирующий сигнал. При составлении программы необходимо учитывать относительные приоритеты управляющих сигналов и их совместимость. В качестве примера оператор process, представленный в листинге 3.25, содержит упрощенное описание комбинированного JKRS-триггера (переходные состояния в этой модели игнорируются и временные соотношения опущены). Входы асинхронной установки и сброса s и R, как обычно, являются более приоритетными по сравнению с входом синхронизации clock (в данном случае представлена синхронизация положительным фронтом). Только при нулевых сигналах на входах r и s выполняется оператор выбора case, интерпретирующий функционирование J-K-триггера.

? В комбинационной схеме недопустимо использовать выходной сигнал в качестве одного из входов этой же схемы. В регистровых схемах это допустимо, однако в таком случае при представлении в программе следует использовать конструкции, которые соответствуют представлению динамически управляемых триггерных устройств.

Включение в проект триггерных устройств (как отдельных триггеров, так и регистров) выполняется подобно вызову других библиотечных модулей, что в AHDL трактуется как вызов функции. Пока мы ограничимся только одним из способов описания включения триггеров и регистров в проект — декларацией вхождения. В разд. 3.4.9 будет представлен еще один способ, называемый прямым вызовом функции. Там же будет подробно описан вызов функций, в том числе формальные определения синтаксиса соответствующих выражений.