Соответствующий логическому

Условное обозначение логического элемента, выполняющего логическую операцию И, представлено на 5.14, я, где хг, х2, ... ..., х„ — информационные входные сигналы, а у — выходной сигнал, представленные в виде двоичного кода: логических единицы или нуля. На выходе элемента И будем иметь логическую единицу только в том случае, если на все входы элемента подан сигнал, соответствующий логической единице. Если хотя бы на одном входе элемента — логический нуль, то на выходе — также логический нуль.

При поступлении на вход ) элемента Э2 напряжения [/вх (момент времени /,) на ее выходе устанавливается уровень напряжения, соответствующий логической единице. Возникший при переклю-чешш микросхемы Э2 скачок напряжения U^ — — ?-/в'ых = А^лог передается через конденсатор С на вход микросхемы Эг и переключает ее в состояние логического нуля, когда t/EIJI t = k'lLx-

Если на один из входов (или на несколько входов) подан потенциал, соответствующий логической 1 (1/вх = — 0,87 В), открывается входной транзистор, а транзистор V5 закрывается. Ток /э протекает по цепи R1—V1—V4~R7. Потенциал объединенных коллекторов VI—V4 равен I/ = — 0,97 В. На выходе эмиттерного повторителя V8 устанавливается уровень, соответствующий 0, а на выходе эмиттерного повторителя V7—1.

Схема И — НЕ. В схеме универсального логического элемента И — НЕ сигнал на выходе отсутствует (логический «О») только тогда, когда сигналы одновременно поступают на все входы. В остальных случаях на выходе имеется сигнал, соответствующий логической «1». Логическая схема И — НЕ в интегральном исполнении показана на 6.13.

При низком потенциале на входах (логический «О») транзисторы заперты и на выходе имеется логическая «1» (напряжение -f- UHn). Если хотя бы к одному из входов приложить высокий потенциал, соответствующий логической «1», то соответствующий этому входу транзистор войдет в режим насыщения и потенциал коллекторов всех транзисторов (выход схемы) снизится до нуля (логический «О»). Таким образом, реализуется логическая операция ИЛИ — НЕ.

Логические элементы ИЛИ. Принципиальная схема двухвходо-вого логического элемента ИЛИ в ТТЛ-исполнении приведена на 98, а. В соответствии с правилами логического сложения, если на входах Л и В действуют сигналы логических 0, переходы база — эмиттер транзисторов VT1 и VT4 открыты и через них протекает ток. При этом, очевидно, через переходы база — коллектор в транзисторах VT1 и VT4 ток не протекает, вследствие чего закрыты транзисторы VT2 и VT3 и на их общем сопротивлении в цепи эмиттеров R2 нет падения напряжения, т.е. выходной сигнал Q соответствует логическому 0. Если на одном из входов А или В действует сигнал положительной полярности, соответствующий логической 1, то происходят запирание перехода база —> эмиттер транзистора VT1 (или VT4) и отпирание перехода база — коллектор. Это приводит к отпиранию транзистора VT2 (или VT3 и появлению на резисторе R2 — на выходе Q —• почти полного напряжения источника питания (за вычетом падения напряжения в несколько десятых долей вольта на полностью открытом транзисторе VT2 или VT3. При подаче сигнала 1 на оба входа Л и б открываются и оба выходных транзистора VT2 и VT3, что приводит к некоторому увеличению напряжения на выходе Q. Таким образом, рассмотренная электронная схема выполняет логическое сложение ИЛИ.

вертора Э1 в закрытом состоянии обеспечивает конденсатор С1, который из-за низкого уровня выходного напряжения на выходе элемента Э2 оказывается включенным между входом инвертора Э1 и землей. Конденсатор перезаряжается током, протекающим от источника Е через резистор R1 и выход инвертора Э2. Напряжение на входе Э1 возрастает, стремясь асимптотически к уровню Е. Как только уровень входного напряжения f/вх 1 достигает значения ?/ПОр, при котором дальнейший рост t/BX! вызывает уменьшение f/выхь элемент Э1 скачкообразно меняет свое состояние на противоположное («О»). Конденсатор С2 подключен к выходу закрытого инвертора Э1 и заряжается током, протекающим через вход открытого Э2. Так как входное сопротивление открытого инвертора невелико, то конденсатор успевает полностью разрядиться. На выходе закрытого инвертора Э1 устанавливается уровень, соответствующий логической единице.

Импульсно-потенциальный клапан состоит из диода и трансформатора, по обмотке которого протекает ток только во время поступления импульса при наличии на другом входе клапана потенциала, соответствующего значению логического 0. При этом на выходе клапанов во вторичной обмотке трансформатора возникает импульс, соответствующий логической 1 (см. 3-12). Для увеличения числа входов импульсно-потенциально-го клапана используется трансформатор с несколькими первичными и одной вторичной обмотками.

На 3-55, а приводится схема сдвигающего регистра на ОК-триггерах. На входы V всех триггеров подается сигнал Константа 1, что не требует специальной линии связи, так как постоянный уровень напряжения, соответствующий логической 1 в схемах DF-триггеров, можно подать на входы V от источника коллекторного питания. По сравнению со схемой сдвигающего регистра на //(-триггерах ( 3-54, с) рассматриваемая схема имеет в 2 раза меньше линий связи на один разряд регистра.

предназначена для выполнения тех же функций, что и в предыдущих ИМС. Элемент дополнен сложным инвертором, который состоит из фазорасщепитеяя на транзисторе TI и двухтактного усилителя мощности на транзисторах TI — Т4, работающих в ключевом режиме. Когда входные диоды проводят, фазорасщепитель закрыт, поэтому закрыт и транзистор TI. При этом проводит эмиттерный повторитель на составном транзисторе Т^-Тз, обеспечивая высокий выходной потенциал, соответствующий логической 1. Когда входные диоды запираются, отпираются транзисторы TI и TI и на выходе устанавливается низкий потенциал. Применение сложного инвертора наряду с увеличением нагрузочной способности элемента одновременно способствует повышению его помехоустойчивости, так как эмиттерный переход транзистора TI играет роль смещающего диода. Это позволяет исключить один из диодов смещения, а также дополнительный источник смещения ?2- Однако надо иметь в виду, что ИМС без источника запирающего смещения EI более чувствите.ньна к помехам отпирающей полярности, действующим на закрытые транзисторы через общую шину, так как при этом транзисторы отпираются от помех, амплитуда которых превышает t/OT.T.

транзистор работает в инверсной области. При этом ток, отбираемый от источника Е\, через коллекторный переход транзистора Г] поступает в базу транзистора Та, выполняющего функции инвертирующего усилителя. Инвертор насыщается, и на выходе элемента устанавливается низкий потенциал ^вых = f-^кэн, соответствующий логическому 0. Если хотя бы один из переходов эмиттер — база транзистора Т\ отпирается (из-за подачи на соответствующий вход низкого потенциала), то ток, отбираемый от источника JSi, ответвляется во входную цепь элемента, поэтому прекращается базовый ток инвертора, он запирается,и на выходе элемента устанавливается высокий потенциал, соответствующий логической 1. При этом МЭТ работает в режиме насыщения с разомкнутым коллектором (/к! = /62 * 0).

Когда на входы транзисторов 7"ь Т-±, ..., Т/ одновременно подается низкий потенциал, соответствующий логическому 0, то все транзисторы запираются, поэтому потенциал их коллекторов повышается, стремясь к уровню ?к. При этом подключенные к элементу последующие транзисторы отпираются, фиксируя потенциал коллекторов TI, TI, ..., Т/ на уровне U§H, равном потенциалу базы насыщенного транзистора. Этот потенциал соответствует логической 1. Число транзисторов ин, а также сопротивление резистора RK выбирают так, чтобы ток базы открытого транзистора 1^№ = = (?к — V^a)/(RKnH), отбираемый от источника Ек, обеспечивал насыщение транзисторов.

В ИМС с нелинейной обратной связью несколько повышается потенциальный уровень t/вых, соответствующий логическому 0, так как для предотвращения насыщения инвертора потенциал его коллектора необходимо фиксировать диодом

транзистор работает в инверсной области. При этом ток, отбираемый от источника Е\, через коллекторный переход транзистора Г] поступает в базу транзистора Та, выполняющего функции инвертирующего усилителя. Инвертор насыщается, и на выходе элемента устанавливается низкий потенциал ^вых = f-^кэн, соответствующий логическому 0. Если хотя бы один из переходов эмиттер — база транзистора Т\ отпирается (из-за подачи на соответствующий вход низкого потенциала), то ток, отбираемый от источника JSi, ответвляется во входную цепь элемента, поэтому прекращается базовый ток инвертора, он запирается,и на выходе элемента устанавливается высокий потенциал, соответствующий логической 1. При этом МЭТ работает в режиме насыщения с разомкнутым коллектором (/к! = /62 * 0).

соответствующий логическому 0. Размах логического сигнала А [/лог = а^оКк-

В этой цепи микросхемы с инверторами TI, Т2, ..., TIH, коллекторы которых соединены между собой, образуют логический элемент ИЛИ-НЕ, работающий так же, как аналогичный элемент на микросхемах НСТЛ (см. 7.3). Если на вход одного или нескольких инверторов подается высокий потенциал, равный логической 1, то соответствующие инверторы отпираются и на их общем выходе устанавливается логический 0. Когда на входы инверторов 7\, Т2, ..., Т{ одновременно подается низкий потенциал, соответствующий логическому О, токи инжекторов ТиЬ Т„2 ... перехватываются ИМС, подключенными ко входам 1, 2, ..., 1„, и все инверторы запираются. Выходной потенциал элемента ИЛИ-НЕ повышается до уровня входного потенциала нагрузочных ИМС, инверторы которых начинают проводить, отбирая ток инжекторов /ин.

1) высокое быстродействие. Логические элементы на переключателях тока являются в настоящее время самыми быстродействующими логическими элементами на биполярных транзисторах. Среднее время задержки сигнала в таких элементах составляет единицы наносекунд. Высокое быстродействие элемента объясняется рядом причин. Первая из них — работа транзисторов переключателя тока в активном (ненасыщенном) режиме, за счет чего исключается явление рассасывания и вызываемые им задержки срабатывания каскадов; вторая — малое выходное сопротивление выходных эмиттерных повторителей, что обеспечивает быстрый перезаряд паразитных нагрузочных емкостей; третья — малые изменения входного сигнала при переключении. Обычно уровень входного сигнала, соответствующий логическому «О», близок к —1,2 В, уровень входного сигнала, соответствующий логической «1», — к —0,6 В. Изменение входного сигнала при переключении составляет примерно 0,6 В. Соответственно мал диапазон изменения напряжения и на входных паразитных емкостях. Заряд паразитных емкостей при работе элемента изменяется незначительно, что также положительно сказывается на быстродействии схемы. Отражением высокого быстродействия каскада является малая работа переключения, имеющая порядок десятков пикоджоулей;

Элемент, предназначенный для работы с сигналами в виде напряжений (или импульсов) положительной полярности в положительной логике, показан на 21.2, а. Он имеет три входа и один выход. Элемент реализует операцию И, если сигнал 1 появляется на выходе только тогда, когда одновременно на всех входах присутствует сигнал 1. При этом, если хотя бы на одном входе присутствует сигнал, соответствующий логическому нулю, он должен передаваться через открытый диод на выход и обеспечивать запирание тех диодов, на которые со стороны входа воздействуют сигналы, соответствующие логической 1. Будем считать, что сопротивление открытого диода КДОТ1ф«: R, а потенциалы сигнала и источника питания ? схемы имеют значения, удовлетворяющие соотношению U° < Е < U1.

если хотя бы на один из входов воздействует сигнал, соответствующий логическому нулю, сигнал на выходе также соответствует логическому нулю. Сигнал на выходе соответствует логической 1 только если сигналы на всех входах соответствуют логической единице.

Логический элемент И - НЕ диодно-транзисторной логики (ДТЛ). Входные сигналы подаются на элемент И, выходной сигнал снимается с элемента НЕ. Таким образом, на выходе элемента И — НЕ сигналом будет логическая 1, если на входе элемента НЕ присутствует сигнал, соответствующий логическому 0. Чтобы это имело место, хотя бы на

сигнал, соответствующий логическому 0. Логический элемент И - НЕ для сигналов положительной полярности показан на 21.4. Он представляет собой соединение через диоды Дс двух элементов: диодного элемента И и транзисторного элемента НЕ (см. соответственно 21.2, а и 21.1). При этом элемент НЕ не имеет источника смещения ?Б, исходя из сделанного ранее замечания о работе кремниевых транзисторов. Кроме того, значения напряжений, соответствующих логическим 0 и 1, необходимо выбрать должным образом, так как при напряжении на базе, несколько меньшем 0,6 В, транзистор будет закрыт, а в режиме насыщения напряжение между эмиттером и коллектором равно 0,4 В (и выше).

Элемент, предназначенный для работы с сигналами в виде напряжений (или импульсов) положительной полярности в положительной логике, показан на 1.14, а. Он имеет три входа и один выход. Элемент реализует операцию И, т.е. сигнал 1 появляется на выходе только тогда, когда одновременно на всех входах присутствует сигнал 1. При этом, если хотя бы на одном входе присутствует сигнал, соответствующий логическому нулю, он должен передаваться через открытый диод на выход и обеспечивать запирание тех диодов, на которые со стороны входа воздействуют сигналы, соответствующие логической 1. Будем считать, что сопротивление открытого диода R ДОГ(.Р« R, а потенциалы сигнала и источника питания Е схемы имеют значения, удовлетворяющие соотношению U < Е < U .

Если на всех входах действует напряжение jjl, то все диоды будут закрыты, ток в цепи: + Ек , R , закрытый диод, источник ?/! не проходит и падение напряжения на резисторе R равно нулю. На выходе напряжение Е > ц°, что соответствует логической 1, Таким образом, если хотя бы на один из входов воздействует сигнал, соответствующий логическому нулю, сигнал на выходе также соответствует логическому нулю. Сигнал на выходе соответствует логической 1 только, если сигналы на всех входах соответствуют логической единице.