Регистров контроллера

К блоку управляющих регистров следует также отнести управляющие триггеры, фиксирующие режимы работы процессора. Для повышения быстродействия и логических возможностей процессора и микропроцессора в их состав включают блок регистровой памяти (местную память) небольшой емкости, но более высокого, чем ОП, быстродействия. Регистры этого блока (или ячейки местной памяти) указываются в командах программы путем укороченной регистровой адресации и служат для хранения операндов, в качестве аккумуляторов (регистров результата операций), базовых и индексных регистров, указателя стека.

На 10.\\,г и д представлены форматы однобайтных команд соответственно с использованием регистровой адресации и с подразумеваемой адресацией одного или двух операндов.

Формирование адреса операнда. При регистровой адресации в команде указывается регистр, содержимое которого участвует в операции. При косвенной адресации возможны более сложные, чем в микропроцессоре серии КР580, приемы формирования адреса, показанные на 4.2.

Регистровая адресация. При регистровой адресации адресом операнда служит содержимое регистра общего назначения. Например, команда

DSP56000/DSP56001 обеспечивают три различных типа адресации: прямая регистровая, косвенная регистровая и специальная (см. табл. 2.6). При прямой регистровой адресации и специальных режимах использование AGU не является обязательным (эти режимы описаны в Приложении).

Типы модификации адреса. АЛУ адресов поддерживает линейную, модульную арифметику и арифметику с реверсивным переносом для всех режимов косвенной адресно-регистровой адресации. Эти типы арифметики упрощают создание структур данных в памяти для очередей, линии задержки, циклических буферов, стеков. Содержимое регистров модификации определяет тип арифметики для- вычисления адреса; для модульной арифметики содержимое регистра модификации также определяет модуль. Каждому регистру адреса соответствует свой регистр модификации.

Все шестнадцать адресных регистров (R0-R15), NSP или ESP используются в генерации адреса при косвенной регистровой адресации. Все четыре регистра смещения (N0-N3) могут быть использованы всеми шестнадцатью адресными регистрами.

Программная модель AGU представлена на 6.6. Адресные регистры могут быть запрограммированы для различных режимов адресации. Автоматическое обновление адресных регистров становится доступным с помощью косвенной регистровой адресации.

Бит ЕХР в регистре статуса (SR) определяет активный режим. Активный указатель стека (SP) используется явно для указания ячейки памяти, когда используется режим косвенной регистровой адресации. Указатели стека указывают на следующую незанятую область стека. В них осуществляется постинкремент для всех косвенных операций занесения в стек (PUSH) и предекремент для всех косвенных операций извлечения из стека (POP).

Четыре 32-битовых регистра смещения МО-МЗ, доступные для чтения и.записи, могут содержать значения модификатора. Эти регистры могут также быть использованы для^ранения данных общего назначения. Адресный арифметический блок (AAU) поддерживает линейный, модульный, циклический модульный и реверсивный типы для большинства режимов косвенной регистровой адресации. При активизации модульной арифметики, содержимое Mj определяет значение модуля. Каждый адресный регистр может быть использован совместно с регистром модификатора, как запрограммировано в регистре MCTL.

Режим косвенной адресно-регистровой адресации использует адресные регистры R0-R7 для указания позиций в памяти программ и данных. Содержимое адресного регистра является эффективным адресом операнда, за исключением режимов индексации со смещением, когда эффективный адрес вычисляется сложением содержимого регистров адреса и смещения (Rn + Nn). В режиме косвенной адресно-регистровой адресации регистр модификации адреса Мп используется для спецификации типа арифметики при модификации адресного регистра Rn. Адресный регистр Rn может быть использован только в сочетании с соответствующими регистрами модификации Мп и смещения Nn. Это ограничение существенно упрощает для пользователя обращение к DSP-ориентированным структурам данных. Все режимы косвенной адресно-регистровой адресации используют по крайней мере один набор адресных регистров (Rn, Nn, Mn), а ссылки на память XY используют два набора адресных регистров: один — для пространства памяти X, другой — для пространства памяти Y.

В табл. 12 приведены модификаторы режимов адресации. Они не имеют ограничений по использованию в любом режиме косвенной адресно-регистровой адресации.

Буфер данных БД вместе со схемой управления обменом по ШД D7—DO обеспечивает прием управляющих слов (команд) в контроллер при программировании, а также выдачу состояний регистров контроллера и информации об адресе подпрограммы. Регистр запросов прерываний РЗП служит для запоминания всех запросов от ВУ по входам IR7—IRO. Регистр масок прерываний РМП хранит маску, с помощью которой можно запретить обслуживание запросов по любому входу. Схема сравнения приоритетов СхСПр выбирает запрос с наибольшим приоритетом среди вновь поступивших и уже обслуживаемых запросов. Регистр обслуживаемых прерываний РОП содержит единицы на позициях, соответствующих обслуживаемым запросам, причем каждая

контроллер перейдет к режиму спецмаскирования, при SM = 0 — вернется к нормальному режиму маскирования. Когда SSM = 0, разряд SM не действует. Разряд ERIS разрешает считывание состояния регистров контроллера, а разряд RIS осуществляет выбор регистра: при RIS = 1 считывается РОП (по сигналу RD), а при RIS = 0—РЗП. Разряд Р позволяет установить контроллер в режим поллинга (последовательного опроса).

регистров контроллера, максимальное число повторных попыток передачи (на случай возникновения ошибок при передаче данных) и исходные значения параметров передачи.

Адрес регистров контроллера Адрес источника Блок 1. Загрузка счетчика повторных попыток

Начальные строки 1—14 программы содержат директивы ассемблера, которые определяют структуру PARM BLOCK (строки 2—8), структуру REGS-(строки 9—12) и присваивают начальные адреса регистров контроллера (строки 13, 14) в соответствии с аппаратной логикой декодирования адресов в пространстве ввода — вывода.

В блоке / счетчик повторных попыток IX загружается значением 10. Максимальное число повторений выбирается равным 10, исходя из практических соображений. В регистр GC, выбранный в качестве базового адреса структуры REGS, загружается адрес FFOOH регистров контроллера. Параметр RETURN устанавливается в нулевое начальное значение.

ЧтВ/В — двунаправленный (трехстабильный) вход — выход. В режиме взаимодействия с МП по этой линии поступает сигнал (из МП в контроллер), разрешающий вывод информации из внутренних регистров контроллера на шину данных. В режиме обслуживания внешних устройств по этой линии передается управляющий сигнал, который вырабатывается в блоке СЗЧ контроллера и разрешает считывание информации из ВУ в память по шине данных.

Последовательный выход отладки — данные в одном из регистров контроллера ОпСЕ поступают на выход через линию DSO в соответствии с последней командой, принятой от внешнего командного контроллера. Данные всегда сдвигаются из контроллера ОпСЕ, начиная со старшего бита. Данные выставляются на линии по положительному фронту DSCK.

8 регистров контроллера программ

8 регистров контроллера программ

8 регистров контроллера программ