Разрядного конденсатора

8.2. Принципиальная схема разрядного двоичного счетчика

В общем случае для л-разрядного двоичного кода выходное напряжение ЦАП можно записать как

Счетчик сканирования выполнен на основе четырех старших разрядов 10-разрядного двоичного счетчика и обеспечивает на выходах SL3—SLO сигналы сканирования клавиатуры и дисплея в двух вариантах: а) кодированное сканирование, при котором вырабатывается 4-разрядный двоичный код, требующий использования внешних дешифраторов ДШ ( 3.5); б) дешифрованное сканирование, при котором на выходы SL3—SLO подаются сдвинутые во времени единичные импульсы (с активным низким уровнем), сформированные в результате дешифрации двух младших разрядов счетчика сканирования. Естественно, что в последнем случае на индикаторе будут производиться только первые четыре знака, записанные в ОЗУ изображения.

В микросхеме ЦАП ключи выполнены на транзисторах (биполярных или МОП). На 91, б показана схема включения 10-разрядного двоичного умножающего ЦАП типа К572ПА1. Выводы 4... 13 являются цифровыми входами (вывод 4 - младший знаковый разряд, вывод 13 -старший), на вывод 15 подают Uon любой полярности (до ± 15 В), на вывод 14 — напряжение питания (+15 В), выводы 1, 2, 16 служат для подключения внешнего ОУ. Напряжение на выходе ОУ пропорционально произведению входного числа и напряжения Uon.

Комбинационную логическую ИС, в которой каждому набору сигналов на входах (двоичному коду) соответствует появление сигнала (логической 1 ) только на одном из выходов, называют дешифратором. Полный дешифратор преобразования л-разрядного двоичного кода обычно имеет п входов и 2" выходов. Так, в трехразрядном полном двоичном дешифраторе ( 105) входы 1, 2 и 3 соответствуют первому, второму и третьему разрядам двоичного кода. При преобразовании трехразрядного двоичного кода, например 011, соответствующего десятичному числу 3, на входы 7 и 2 подают логическую 1, на вход 3 - по-96

110. Функциональная схема (а) и временные диаграммы (б) 4-разрядного двоичного последовательного суммирующего счетчика

Счетчики строят на основе триггеров. Схема 4-разрядного двоичного суммирующего счетчика на .//(-триггерах и временные диаграммы входного и выходных сигналов показаны на 110, а, б. Так как на входы J и К триггеров всегда подается "1", каждый триггер работает в счетном режиме по входу С (в режиме так называемого Г-триггера), изменяя свое состояние при каждом изменении с "1" на "О" на входе С ( 110, б). В результате на выходах QO — Q3 будет представлено 4-разрядное число от 0000 до 1111 (от 0 до 15 в десятичной системе), равное количеству поступивших импульсов. После пятнадцати импульсов счет начинается с нуля. Начальное состояние счетчика (сброс) устанавливают подачей "1" на входы S или R (для упрощения на рисунке не показаны) всех Ж-триггеров.

ветственно микросхема ОЗУ имеет 10 адресных входов АО—А9. Четыре вывода 0—3 являются двунаправленными информационными входами — выходами и служат для считывания и записи значения 4-разрядного двоичного слова. Вход RD служит для изменения режима работы ОЗУ: при подаче на него логических "1" и "О" соответственно производятся считывание и запись информации.

В цифровых интегральных микросхемах обычно используется двоичная система счисления, основанием которой является число 2. При этом целое fe-разрядное десятичное число А\0 записывается в виде «-разрядного двоичного числа Л2:

На основе одноразрядных сумматоров строятся многоразрядные сумматоры. Простейшая структура «-разрядного двоичного сумматора с последовательным переносом приведена на 20.10.

АЦП непосредственного кодирования. Структурная схема интегрального АЦП типа КП07ПВ1 представлена на 4,8 и" содержит резистивный делитель с 64 отводами, 64 схемы сравнения СС, дешифратор Дш 64X6, преобразо-вафель код — код КК, формирующий од.ин из четырех вариантов выходного ше-ст! [разрядного двоичного кода (прямой диоячный код, обритый и др.), и выходной регистр памяти I'll. Аналого-цифровой преобразователь данного типа квантует входное напряжение на 64 уровня за 100 не, типя КП07ПВ2-— на 256 уровней с тем же быстродействием, типа КП07ЛВЗ — на !"Ч уровня за 20 не.

между коллектором и вспомогательным электродом. Длительность искрового разряда устанавливалась примерно равной времени прохождения под электродом одного коллекторного деления, что достигалось соответствующим выбором емкости разрядного конденсатора С и сопротивления R. Напряжение на обкладках конденсатора при опытах составляло 4,0 кВ. Во время опытов производилась киносъемка коллектора камерой СКС-1 с частотой 4 тыс. кадров в секунду, менялись режимы работы машины, а также положение запального электрода на коллекторе.

где С — емкость разрядного конденсатора, мкф; U — рабочее напряжение, кв.

Емкость разрядного конденсатора, мкф . . 0,08 1 4,5 220

Емкость разрядного конденсатора, мкф . , 1 550 13000

Емкость разрядного конденсатора, мкф..... 830 1250 2500

Емкость разрядного конденсатора, мкф..... 0,01 0,2

Емкость разрядного конденсатора, мкф '.......... 20

Емкость разрядного конденсатора, мкф...... 0,5 20

Емкость разрядного конденсатора, миф...... 0,25 28

Емкость разрядного конденсатора, мк4 Энергия одиночной вспышки, дж . . Длительность вспышки, мксек . . .

Емкость разрядного конденсатора, мкф 0,05