Построения устройства

ПРИНЦИПЫ ПОСТРОЕНИЯ УСТРОЙСТВ ПАМЯТИ

Одним из достоинств микропрограммных устройств управления является их наглядность, облегчающая изучение процесса функционирования ЭВМ и их эксплуатацию. Поэтому рассмотрение мет9дов построения устройств управления начнем с микропрограммных устройств, не учитывая того обстоятельства, что они стали применяться позже управляющих устройств с жесткой (схемной) логикой. В настоящее время микропрограммное управление является наиболее распространенным методом построения управления, по крайней мере, в процессорах машин малой и средней производительности, а также в других устройствах (каналах, устройствах управления периферийными устройствами и др.). Микропрограммное управление применяется в некоторых типах микропроцессоров.

Глава 4. Принцип построения устройств памяти..... 99

§ 5.1. Принцип построения устройств..............116

Наиболее полное применение типовые схемы компоновки МЭА нашли при конструировании цифровых ЭВМ, где и схемотехнические принципы построения устройств обладают высокой степенью типизации и унификации.

В главе 4 разбираются вопросы практического применения МП на примерах построения устройств обработки информации в Так как особенности разработки аппаратных средств достаточно полно изложены в главах 1 и 3, то здесь главное внимание уделено созданию программного обеспечения. В сжатой форме описаны языки ассемблера ASM-86 и ASM-89, предназначенные для программирования соответственно центрального процессора и сопроцессоров. Примеры программной реализации алгоритмов первичной обработки импульсных радиолокационных сигналов и обнаружения фазоманипулированных сигналов, а также организации МПС с большим объемом хранимой информации дают наглядную иллюстрацию широких возможностей применения процессоров серии К1810 в

Микросхемы ТТЛ являются в настоящее время основой построения устройств вычислительной техники. В составе серий ТТЛ-ИМС содержатся триггеры, дешифраторы, регистры сдвига, счетчики, сумматоры, элементы памяти ОЗУ и ПЗУ со схемами управления.

В электронике широкое применение находят устройства частотной селекции сигналов, пропускающие сигналы в заданной полосе частот. В некоторых случаях используются устройства, не пропускающие сигналы в заданной полосе частот, получившие название режекторных. Основы теории фильтров разных типов изложены в гл. 10. Здесь рассматриваются вопросы практической реализации активных фильтров на перспективной элементной базе — интегральных микросхемах. Интегральные схемы, специально разработанные для построения устройств частотной селекции фильтров, имеют в обозначении буквы СС.

В большинстве современных систем логических элементов в качестве типовых используются элементы, выполняющие такие логические операции, как И—НЕ, ИЛИ—НЕ, И—ИЛИ—НЕ и др. Хотя, например, комплекс элементов, содержащий всего один логический элемент И—НЕ, будет функционально полным, применение такого комплекса для построения устройств ЦВМ приведет к излишним аппаратным затратам. Целесообразно, чтобы комплексы логических элементов были в разумных пределах функционально избыточными, с тем чтобы проектируемые устройства содержали меньше оборудования.

Использование систем интегральных логических элементов для построения устройств ЦВМ позволяет резко повысить надежность и снизить габариты, вес и потребляемую мощность ЦВМ. При этом чем более сложная логическая схема сформирована в интегральном элементе, изготовленном на монолитной кремниевой пластине, тем выше надежность ЦВМ. Это объясняется резким Снижением числа паяных, сварных и разъемных межсоединений, наличие которых значительно понижает общую надежность ЦВМ.

Огромное влияние характеристик запоминающих устройств и особенно ОЗУ на общие характеристики вычислительных систем сделало необходимым проведение широких исследований различных физических и технологических принципов построения устройств для запоминания двоичной информации.

Идея использования программного управления для построения устройства, автоматически выполняющего арифметические вычисления, была впервые высказана английским математиком Ч. Бэббиджем еще в 1833 г. Однако его попытки построить

Оптимизация состоит в том, чтобы найти такой вариант построения устройства, при котором будут выполнены основные требования, а другие (вспомогательные) не выйдут за заданные пределы. Так, основным требованием при проектировании радиоприемного устройства может быть чувствительность при габаритах, весе и потребляемой мощности не превышающих заданные значения.

Сердечники для МПТ рекомендуется выбирать с внутренним диаметром более 2 мм, если применяют принципы построения устройства управления, рассматриваемые в § 6-5. Изменение потока АФкр при полном перемагничивании сердечников для МПТ обычно определяется по наиболее нагруженной цепи (цепи устройства управления или дешифратора адреса МОЗУ). Тип наиболее нагруженной цепи обычно соответствует переключателю на двух МПТ и общей диодной матрице. Максимальная нагрузка одной ветви такого переключателя обычно содержит 2 последовательных диода и 10—20 одновитковых обмоток записи на других МПТ или ИФТ. Максимальное число витков многовитковых обмоток обычно не должно превышать 80 (по требованиям достаточности окна, диаметра провода и удобств намотки на станке). При перечисленных выше ограничениях и длительности импульсов тока 1—1,5 мкс, определяемых матрицей накопителя, выбираемые сердечники для МПТ соответствуют ДФкр « 0,2 мкВб.

При использовании обоих функциональных входов оптрона ( 15.13, б) можно получить оптронный перемножитель. Для построения устройства деления сигналов можно воспользоваться двумя оптронными парами, включенными по схеме 15.16. В схеме на 15.16 оптрон 2 питается от источника тока /0. Тогда

Идея использования программного управления для построения устройства, автоматически выполняющего арифметические вычисления, была высказана английским математиком Чарлзом Бэббиджем еще в 1833 г. Однако его попытки построить механическое устройство, продолженные после его смерти дочерью поэта Байрона, не увенчались успехом и предложение было забыто.

5-12. ПРИНЦИП ПОСТРОЕНИЯ УСТРОЙСТВА УПРАВЛЕНИЯ ПРОЦЕССОРА

5-9. Сложении и вычитание чисел с плавающей запятой . . . 353 5-10. Умножение и деление чисел с плавающей запятой . . . 355 5-11. Выполнение операций над десятичными числами .... 357 5-12. Принцип построения устройства управления процессора 361 5-13. Совмещение операций. Опережающие устройства ... 373 5-14. Процессоры с магазинной памятью. Многоаккумуляторные процессоры . . .............. 377

Идея использования программного управления для построения устройства, автоматически выполняющего арифметические вычисления, была высказана английским математиком Чарлзом Бэббиджем еще в 1833 г. Однако его попытки построить механическое устройство, продолженные после его смерти дочерью поэта Байрона, не увенчались успехом и предложение было забыто.

5-9. Сложение и вычитание чисел с плавающей запятой . . . 353 5-10. Умножение и деление чисел с плавающей запятой . . . 355 5-11. Выполнение операций над десятичными числами .... 357 5-12. Принцип построения устройства управления процессора 361 5-13. Совмещение операций. Опережающие устройства . . . 373 5-14. Процессоры с магазинной памятью. Многоаккумуляторные процессоры......,......... 377

На 5.45, в показано применение МБР для построения устройства двунаправленной передачи данных, в котором сигналом, поданным в управляющую цепь, устанавливается режим передачи в прямом либо обратном направлении. При подаче в управляющую цепь уровня лог. О в МБР / выходной буфер оказывается включенным, в МБР 2 — отключенным и передача данных по информационной шине происходит в направлении слева направо через МБР /. При установке в управляющей цепи уровня лог. 1 МБР 2 устанавливается в режим с включенным выходным буфером, МБР 1 — в режим с отключенным буфером и передача данных осуществляется справа налево через МБР 2.

На 6.15 показаны некоторые применения регистра. На 6.15, а показано наращивание разрядности регистра (построение 8-разрядного регистра). На 6.15, б представлен 8-разрядный преобразователь кода из последовательной формы в параллельную. В схеме предусмотрены цепи обратной связи, подающие информацию с выходов регистров на входы со сдвигом на один разряд влево (выход Qo подключен к входу D1( выход Qx — к входу D2 и т. д., выход Q3 регистра /, хранящего младшую четверку 8-разрядного содержимого регистров, подается на вход D0 регистра 2, хранящего старшую четверку разрядов). На положительном фронте тактового импульса содержимое регистров сдвигается на один разряд влево, а в освобождающийся младший разряд (D0 регистра /) принимается очередной разряд кода, поступающего на вход в последовательной форме. После восьмикратного сдвига с выходов Х7...Х0 либо с выходов W7...W0 принятая в регистр информация может быть снята в параллельной форме. На 6.15, в показано использование микросхемы для построения устройства с управляемой двунаправленной передачей информации. При подаче сигнала ОЕ =- 1 на вход регистра / и сигнала ОЕ -• 0 на вход регистра 2 выходы Y3.--Y0 регистра / оказываются отключенными и информация