Периферии кристалла

Организация перехода к прерывающей программе. Приоритетное обслуживание запросов прерывания. Назовем вектором прерывания вектор начального состояния прерывающей программы. Вектор прерывания содержит всю необходимую информацию для перехода к прерывающей программе, в том числе ее начальный ад Каждому запросу (уровню) прерывания, а в ряде случаев, например в малых и'микроЭВМ и микропроцессорах, каждому периферийному устройству соответствует свой вектор прерывания, способный инициировать выполнение соответствующей прерывающей программы. Векторы прерывания обычно находятся в специально выделенных фиксированных ячейках памяти

Управляющая информация для операций ввода-вывода. В ЭВМ с каналами ввода-вывода управление вводом-выводом строится иерархическим образом ( 11.5). В операциях ввода-вывода участвуют три типа устройств: процессор (первый уровень управления), канал ввода-вывода (второй уровень), периферийное устройство (третий уровень). Каждому 'типу устройств соответствует определенный вид управляющей информации: процессору — команды ввода-вывода, каналу — управляющие слова канала (УСК), периферийному устройству — приказы. Кроме того, в управлении вводом-выводом используются коды состояния канала [слово состояния канала (CCK)J и ПУ (байт состояния и байты уточненного состояния). О кодах состояния см. в § 11.10.

Виртуализация может заключаться в приписывании ресурсу (памяти, периферийному устройству) таких характеристик и свойств, которыми он в действительности не располагает, но которыми тем не менее пользователю разрешается пользоваться. При этом на аппаратурно-программные средства ложится отображение виртуальных характеристик и свойств на реальные, присущие конкретной ВС. Примерами такой виртуализации ресурса являются «виртуальная память» (см. § 14.5) и «виртуальный терминал» в вычислительных сетях (см. гл. 16). Заметим, что реализуемая в ЕС ЭВМ унификация командных средств и процедур взаимодействия ядра ЭВМ с периферийными устройствами фактически достигается на основе виртуализации периферийных устройств.

С помощью коммутатора реализуется общее поле оперативной памяти и общее поле процессоров ввода-вывода. Процессоры ввода-вывода через дополнительный коммутатор (на схеме не показан) и соответствующие блоки управления имеют доступ к любому периферийному устройству, т. е. обеспечивается общее поле периферийных устройств.

Возникает проблема организации взаимодействия быстродействующего процессора с большим количеством сравнительно медленнодействующих периферийных устройств. Если при каждом обращении к периферийному устройству процессор будет ожидать окончания операции и только после этого переходить к выполнению следующей команды, технические средства машины, в первую очередь процессор, будут использоваться плохо и производительность машины будет очень низкой.

Время ожидания зависит от приоритета, присвоенного данному периферийному устройству. Будем считать, что приоритет определяется номером периферийного устройства, причем младшим номерам соответствует более высокий приоритет. Рассматривая наихудший случай распределения запросов во времени ( 9-4), когда периферийное устройство должно ожидать выполнения передач информации от всех устройств с большим приоритетом, получаем, что для t'-ro периферийного устройства

При организации связи группы устройств возникает необходимость в обеспечении адресации и идентификации устройств УЬ ..., Уп. Адресация в данном случае есть способ, посредством которого центральное устройство УО может выбрать для сеанса связи любое из устройств УЬ ..., Уп. Адресация является, например, составной частью процедуры начальной выборки, которая выполняется каналом при обращении к периферийному устройству. Идентификация состоит в определении центральным устройством того периферийного устройства, которое запрашивает сеанс связи. Идентификация входит в состав процедуры обслуживания каналом периферийных устройств.

При обращении канала к периферийному устройству код, полученный из канала, сравнивается с кодом тумблеров при помощи логической схемы определения совпадения. При обращении периферийного устройства к каналу код тумблерного регистра в соответствующий момент времени посылается из периферийного устройства на шины интерфейса.

При обращении канала к периферийному устройству схема И вырабатывает сигнал на своем выходе только

шина и сигнал «Требование абонента» (ТРБ-А), Шина ТРБ-А соединяет все периферийные устройства с каналом. Сигнал ТРБ-А используется для сигнализации каналу о том, что периферийному устройству требуется установить связь с каналом для передачи данных или байта состояния ПУ. Сигналы требования могут возбудить несколько периферийных устройств в одно и то же время. Обычно сигнал ТРБ-А, выданный данным периферийным устройством, сбрасывается после выдачи этим ПУ сигнала РАБ-А;

Этапы работы интерфейса 5—7 в данной процедуре протекают так же, как и этапы 6—8 на временной диаграмме 10-21. Отличие состоит в том, что формирование каналом сигнала УПР-К означает не выдачу байта приказа ПУ на шины прямой передачи, а указание периферийному устройству продолжать работу, связанную с текущей операцией ввода-вывода. Кроме того, в этапе 5 канал после получения сигнала АДР-А снимает сигнал ВБР-К; в этапе 6 проверка номеров отсутствует, а вместо этого из памяти подканалов выбирается управляющая информация о текущих параметрах подканала. Этапы работы интерфейса 8—11 .рассматриваемой временной диаграммы соответствуют этапам 9—12 на временной диаграмме 10-21. Отличие состоит в том, что на шииы обратной передачи выдается не байт состояния, а байт информации и вместо сигнала идентифика-

расположенных по периферии кристалла. В ячейках БМК в определенном установленном заранее порядке размещаются несвязные компоненты: транзисторы, диоды, резисторы и т. п. Состав ячейки БМК позволяет построить разнообразные логические схемы, называемые функциональными элементами ячеек БМК- Набор стандартных решений по построению схем функциональных элементов' ячеек БМК образует"библиотеку ячеек БМК. Как правило, библиотека является расширяемой. Базовые ячейки служат для реализации внутренних схем БИС, а периферийные — для построения схем входов и выходов. Ячейки отделяются на кристалле друг от друга пространством, предназначенным для размещения металлизированных соединений, выполняемых в МаБИС с помощью одного или нескольких слоев металлизации. Пример структуры БМК дан на 3.24 [50].

и по схемотехническим признакам. Известны биполярные БИС ЗУ ТТЛ, ЭСЛ и WI-nmoB. Среди МОП БИС ЗУ различают КМОП, лМОП, ПЗС-типы. Топологическая организация БИС ЗУПВ независимо от используемой структуры и схемотехники характеризуется одним общим признаком, заключающимся в расположении накопителя в центре, а схем управления, дешифраторов, усилителей записи и считывания — по периферии кристалла. При этом общая топологическая компоновка выбирается таким образом, чтобы форма кристалла БИС была близка к квадратной. На периферии кристалла БИС размещают контактные площадки для подсоединения внешних выводов, элементы совмещения и тестовые структуры. Основную часть кристалла (примерно половину) занимает накопитель прямоугольной формы. Блок усилителя записи и считывания и дешифратор вместе с накопителем образуют устройство, форма которого близка к квадратной. Остальные блоки размещают по периферии таким образом, чтобы свести к минимуму пересечения соединений. Контактные площадки по возможности равномерно располагают по периферии кристалла, где также размещают входные и выходные схемы, тестовые структуры и элементы совмещения. Критериями оптимального размещения являются: минимальная площадь кристалла, форма кристалла, минимальное число пересечений соединений.

Базовый матричный кристалл-содержит сформированную заранее матрицу базовых ячеек, расположенную в центральной части, и группу буферных ячеек (ячеек интерфейса — ввода — вывода), расположенных по периферии кристалла ( 2.1). В состав ячеек входят группы нескоммутирован-ных элементов (транзисторов, резисторов, конденсаторов) и отрезков полупроводниковых шин для реализации пересекающихся электрических связей.

Буферные элементы, изображенные на 2.19, расположены по периферии кристалла в общей изолированной от подложки «-области, на которую подается положительное напряжение источника питания +?/„п. Эта область используется в качестве шины питания буферных элементов.

В заключение параграфа отметим, что большинство рассмотренных здесь методов трассировки ориентировано на автоматическое решение задачи прокладки соединительных цепей на кристалле БИС с помощью ЭВМ. Практическое применение этих методов, как правило, позволяет осуществить коммутацию 70—90 % всех связей между микроэлементами. Конструирование остальных соединительных цепей, а также топологии каскадов БИС на периферии кристалла, как правило, производится инженером с помощью подсистем интерактивного проектирования, рассматриваемых в следующей главе.

периферии кристалла, как правило, должны размещаться схемы преобразования уровней, транзисторы эмиттерных повторителей, схемы фиксации входных уровней и др. Размещение и трассировка подобных электрических цепей выполняются конструктором с помощью подсистемы интерактивного проектирования БИС.

1. Из всех выводов V, связанных с рассматриваемым деревом, выбирается не более трех, расположенных наиболее близко к периферии кристалла, и вводится Vt — 0.

2. Площадь кристалла подразделяется на коммутационные поля (зоны), соответствующие фрагментам БИС. При этом учитываются характер взаимных связей между отдельными фрагментами, а также результаты предварительного теплового расчета БИС. На периферии кристалла, как правило, размещаются внешние контактные площадки, входные, выходные и другие мощные каскады, за ними следует фрагменты БИС с нерегулярной структурой и далее — фрагменты с регулярной структурой.

5. Проектируется топология фрагментов БИС по периферии кристалла (буферные каскады, внешние контактные площадки и др.). Поскольку топология этих фрагментов также является нерегулярной, общая организация САПР здесь оказывается такой же, как и на предыдущем этапе.

Полузаказные логические БИС создают на основе базовых матричных кристаллов (БМК) или библиотек схемно-топологических фрагментов. В центральной части БМК размещается матрица (набор) ЛЭ (вентилей), которая не обязательно должна быть строго однородной, а по периферии кристалла — вспомогательные элементы, из которых могут быть созданы входные и выходные каскады, обеспечивающие согласование входных и выходных характеристик логической БИС с другими микросхемами. Все технологические операции по формированию БМК выполняются заблаговременно до появления заказа на окончательное изготовление конкретной БИС, и БМК хранятся на складе изготовителя микросхем. Заказ на производство специализированных БИС поступает к изготовителю в форме описания выполняемых ею функций либо в форме описания соединений элементов. Изготовитель, используя САПР, проектирует и изготовляет шаблоны для формирования необходимых соединений, а затем выпускает и сами специализированные БИС. Главное достоинство этого метода — малое время, требуемое для производства полузаказных БИС. Количество элементов в базовом кристалле определяется уровнем технологии и достигает 10" (до 104 ... 105 ЛЭ).

тигля с расплавом в последнем возникают конвективные потоки жидкости, направленные от более горячих стенок тигля, тепло к которому подводится от располагаемого снаружи нагревателя, к более холодной центральной части расплава (см. 4.6, а). Под воздействием этих потоков диффузионный слой приобретает форму, показанную пунктиром. Наибольшую толщину такой слой имеет в центре и наименьшую — у периферии кристалла, что приводит к увеличению содержания примеси в центре его сечения по сравнению с периферией и к соответствующему распределению примеси ( 4.28).