Переключение триггеров

На 1.31 приведена модификация элемента ТТЛ со сложным инвертором. Данная схема предназначена для увеличения помехоустойчивости, коэффициента разветвле-ления и быстродействия при работе на большую емкостную нагрузку. Инвертор состоит из фа-зорасщепляющего каскада на транзисторе 7\ и резисторах Я2, Кз и выходного каскада на транзисторах Г„ Т3, резисторе Ra и диоде Дг. Ф азорасщеп ител ьный каскад осуществляет противофазное переключение транзисторов выходного каскада. Особенность работы схемы заключается в следующем. Если транзистор 7\ закрыт, то на его эмиттере потенциал равен нулю и транзистор Т2 закрыт. Через Т3 на выход схемы подается высокий уровень напряжения l/v Выход схемы в этом (единичном) состоянии является низкоомным и обладает высокой нагрузочной способностью. Если транзистор 7\ открыт, то транзистор Тг открывается и начинает работать в режиме насыщения. На выходе элемента устанавливается низкое напряжение U0. Чтобы предотвратить открытие транзистора Т3 при напряжении на выходе, равном U0, в схему вводят диод Дг. В момент переключения схемы из единичного в нулевое состояние на некоторое время открываются оба транзистора Tz и Т3. Для ограничения насыщения выходного транзистора шунтируют его коллекторный переход диодом Шотки. Этот схемотехнический прием был впервые использован в ТТЛ. Такая модификация ТТЛ получила название транзисторно-транзисторной логики Шотки (ТТЛШ).

Как правило, это тороидальный сердечник с прямоугольной петлей гистерезиса — пермаллой марки 34НКМП, 40НКМП, 50НП, 79НМ и другие. Индукция насыщения в 34НКМП и 50НП достигает 1,4— 1,5Т, в 47НК и 79НМ —0,7—0.8Т. Иногда применяют материалы не с прямоугольной петлей гистерезиса. При этом переключение транзисторов происходит в тот момент, когда скорость изменения магнит-

транзисторах VT3 — VT5 и резисторе R4. Транзистор VT5 используется в диодном включении (t/вк = 0)- С выходов промежуточного каскада (с коллектора и эмиттера VT2) задаются управляющие сигналы, обеспечивающие противофазное переключение транзисторов VT3 и VT4 выходного каскада: если один из них включен, то другой выключен.

Транзистор Г4 выполняет функции коллекторного резистора с переменным сопротивлением для транзистора Т$. Резистор ^4 имеет небольшое сопротивление и служит для ограничения выходного тока. Активное переключение транзисторов 74 и Т5 позволяет клапану ТТЛ работать на большое число нагрузок. Типовой клапан ТТЛ реализует функцию И—НЕ для сигналов логической 1, представленных высоким уровнем, или функцию ИЛИ—НЕ для сигналов логической 1, представленных низким уровнем напряжения.

Процесс формирования выходного периодического прямоугольной формы напряжения на вторичной обмотке трансформатора Ш2 определяется насыщенным и ненасыщенным состояниями элементов схемы — транзисторов и сердечника трансформатора. Этот процесс можно разбить на два этапа: а) медленный, когда формируется вершина прямоугольного напряжения; в это время один из транзисторов находится в полностью открытом состоянии, а второй — в полностью закрытом; б) быстрый, когда формируются фронты напряжения; при этом происходит переключение транзисторов: ранее открытый — закрывается, а ранее закрытый — открывается.

Переключение транзисторов триггера обеспечивается следующим образом: после окончания действия запускающего импульса базы транзисторов TI и Тг оказываются подключенными к источнику — Е\ база Ti подключена к источнику — Е через С( и /?К2, база Т2 — через С2 и RKi. За счет указанных связей в цепи каждой из баз появляется отпирающий ток: /б2отп = (? — Ucz)/RKl; /01 отп =

превысит нулевой уровень, транзистор Т3 отопрется и начнется лавинное переключение транзисторов Га и Т3, в результате которого транзистор Г2 окажется запертым, а транзистор Т3 насыщенным. Конденсатор, разрядившийся практически до нуля, снова начинает заряжаться через резистор Rt и входное сопротивление насыщенного транзистора Т3. Через интервал времени

напряжение на конденсаторе С\ достигнет значения ивкл< и однопереходный транзистор Г, включится, вызывая переключение транзисторов ждущего мультивибратора. ОПТ оказывается включенным на очень короткое время, близкое к времени переключения транзисторов ждущего мультивибратора, так как после насыщения транзистора Г2 эмиттер Ti через насыщенный транзистор Тг будет связан с корпусом и ток эмиттера Ti сразу же станет меньше тока выключения /выкл- Интервал времени *3ар между выходными импульсами, а следовательно, и частоту колебаний генератора можно регулировать, изменяя сопротивление /?(. Диапазон регулировки весьма широк, так как «отсасывание» эмиттерного тока ОПТ через насыщенный транзистор Тг позволяет работать при зарядном токе 1зар через резистор Rit значение которого может как находится в диапазоне /ВкЛ < <'зар < /Выкл> та« и превышать /Выкл-Период колебаний

Транзистор T^ выполняет функции коллекторного резистора с переменным сопротивлением для транзистора 7V Резистор Ri имеет небольшое сопротивление и служит для ограничения выходного тока. Активное переключение транзисторов Т.\ и Г5 позволяет клапану ТТЛ работать на большое число нагрузок. Типовой клапан ТТЛ реализует функцию И—НЕ для сигналов логической 1, представленных высоким уровнем, или функцию ИЛИ—НЕ для сигналов логической 1, представленных низким уровнем напряжения.

Переключение транзисторов происходит в момент времени t=t\, когда «с1=0. Подставляя значения напряжений и0\ в (7.31), получим

только через открытый диод Д2 на базу насыщенного транзистора Т2, вызывая опрокидывание схемы. После завершения переходных процессов, связанных с переключением триггера, большим напряжением заперт диод Д2, а диод Д1 не имеет запирающего напряжения. Второй запускающий импульс пройдет через диод Дг на базу насыщенного транзистора Tlt вызывая .новое переключение транзисторов триггер».

Перед началом работы счетчика все его разряды устанавливаются в состояние Qt = ??2 = (?з = 0. В момент окончания первого счетного импульса триггер младшего разряда 7Т, переключается, а состояние триггеров старших разрядов 7У2 и ТТ3 не изменяется, т. е. значение двоичного числа на выходе счетчика равно Q3QtQi =001. В момент окончания второго счетного импульса триггер TTi снова переключается и логическое значение выхода младшего разряда изменяется с 1 на 0. Поэтому одновременно переключится и триггер ТТг, т. е, СзбгС?» = 010. Далее переключение триггеров происходит аналогично, так что число импульсов на входе счетчика соответствует числу в двоичной системе счисления на его выходе ( 10.117, б).

Перед началом работы счетчика все его разряды устанавливаются в состояние d = Q2 = бз = 0. В момент окончания первого счетного импульса триггер младшего разряда TTi переключается, а состояние триггеров старших разрядов 7TZ и 7Т3 не изменяется, т. е. значение двоичного числа на выходе счетчика равно 636261 = 001. В момент окончания второго счетного импульса триггер TTj снова переключается и логическое значение выхода младшего разряда изменяется с 1 на 0. Поэтому одновременно переключится и триггер 7Т2, т. е. 636161 - 010. Далее переключение триггеров происходит аналогично, так что число импульсов на входе счетчика соответствует числу в двоичной системе счисления на его выходе ( 10.117, б).

Перед началом работы счетчика все его разряды устанавливаются в состояние 6i = 6i = 6з = О- В момент окончания первого счетного импульса триггер младшего разряда 7Tt переключается, а состояние триггеров старших разрядов ТТг и 7Т3 не изменяется, т. е. значение двоичного числа на выходе счетчика равно 636261 = 001- В момент окончания второго счетного импульса триггер ТТг снова переключается и логическое значение выхода младшего разряда изменяется с 1 на 0. Поэтому одновременно переключится и триггер 7Т2, т. е. 636261 = 010. Далее переключение триггеров происходит аналогично, так что число импульсов на входе счетчика соответствует числу в двоичной системе счисления на его выходе ( 10.117, б) .

Рассмотренные счетчики являются последовательными, переключение триггеров (перенос числа) происходит последовательно, одно за другим. Это ограничивает быстродействие и в быстродействующих цифровых системах вынуждает применять счетчики

Асинхронный триггер мгновенно переключается при поступлении входного сигнала. Во многих устройствах необходимо синхронизировать во времени переключение триггеров: неодновременное переключение может привести к появлению непредусмотренных состояний устройства и к срыву его работы. Синхронные триггеры имеют дополнительный тактовый вход, на который подаются положительные тактовые импульсы. Такой триггер воспринимает информацию на входах только при наличии тактового импульса и переходит в новое устойчивое состояние в момент среза тактового импульса. В течение тактового импульса на выходе триггера сохраняется предшествующее состояние Qn, и эта информация на выходе триггера в виде сигнала ОС может быть использована при определении направления его переключения. Поэтому синхронные триггеры обладают большими логическими возможностями, чем асинхронные триггеры.

ществляется в том случае, когда подается входной сигнал («вх =1), а триггер Ti находится в состоянии, соответствующем Q = 1. Срабатывание триггера Та происходит при поступлении входного импульса ("вх = 1) и наличия единичных уровней на выходах триггеров Ti и Т% в момент, предшествующий появлению этого импульса. Такое переключение триггеров можно обеспечить, подавая входной импульс на триггер, подлежащий переключению, через схему И, на один из входов которой поступает входной импульс, на другие — выходные импульсы предшествующих триггеров. На 9.8 приведена схема счетчика с ускоренным переносом, выполненная на синхронных У/С-триг-герах. Схема каждого из использованных У/С-триггеров соответствует 6.50. Входные импульсы счетчика поступают на вход синхронизации. Триггер TI, у которого входы /, К. и С объединены, переключается каждым входным импульсом. Переключение выходного напряжения на выходе Q происходит после формирования среза входного импульса.

Поле управления переходами У А,. ... УА„ задает способ, которым в логической схеме определения адреса следующей МК, (ЛСх) формируется адрес очередной МК. При низком уровне синхросигнала открываются входы триггеров регистра адреса МК (РАМК) и происходит прием сформированного в ЛСх девятиразрядного адреса в триггеры регистра. На положительном фронте синхросигнала происходит переключение триггеров регистра в состояния, соответствующие разрядам адреса, входы триггеров логически отключаются от выходов ЛСх. Этот адрес через выходные буферы ВБ, и ВБ., выдается на адресную тину МА в виде групп разрядов: МА:) ... МА„ и МА8... МА4. Группа разрядов MAS ... МА4 предназначена для определения в двухмерном массиве ячеек памяти МК адреса строки (номера строк 0 ... 31), группа разрядов МА;, ... МА„ определяет адрес колонки (номера колонок 0...15). Таким образом, обеспечивается адресация памяти емкостью 26-24 = = 512 ячеек.

Указанная закономерность используется в счетчиках со «сквозным» переносом. Из 8.6 следует, что переключение триггера Т2 осуществляется в том случае, когда подается входной сигнал (мвх = 1), а триггер 7\ находится в состоянии, соответствующем Q = 1. Срабатывание триггера Та происходит при поступлении входного импульса (мвх = 1) и наличии единичных уровней на выходах триггеров 7\ и Г2 в момент, предшествующий появлению этого импульса. Такое переключение триггеров можно обеспечить, подавая входной импульс на триггер, подлежащий переключению, через схему &, на один из входов которой поступает входной импульс, на другие—• выходные импульсы предшествующих триггеров. На 8.8 приведена схема счетчика с ускоренным переносом, выполненная на синхронных «//(-триггерах. Схема каждого из использованных //(-триггеров соответствует 5.44, д. Входные импульсы счетчика поступают на вход синхронизации. Триггер 7\, у которого входы /, /(, и С объединены, переключается каждым входным импульсом. Переключение выходного напряжения на выходе Q происходит после формирования среза входного импульса.

Ранее мы заметили, что триггер типа Т выполняет подсчет по модулю двух единичных сигналов на его информационном входе, т.е. работает как одноразрядный счетчик. Если к выходу такого триггера подключить еще один Т-триггер, последний будет подсчитывать количество единичных состояний первого. Соединив последовательно (п+1) триггеров типа Т, получим суммирующий бинарный счетчик с основанием K=2n+1. На 2.15,а показан такой 4-разрядный счетчик. Временные диаграммы и таблица состояний на 2.15,6 поясняют работу этого счетчика. Переключение триггеров в счетчике на 2.15,а происходит последовательно. Поэтому счетчик с непосредственным соединением триггеров называют счетчиком с последовательным переносом. На 2.15,в для примера показано УГО ИС 1533ИЕ19, которая содержит два автономных бинарных суммирующих счетчика с последовательным переносом. Достоинством таких счетчиков является предельная простота их структуры и легкость наращивания разрядно-

Рассмотренный счетчик с параллельным переносом ( 2.16,а) является асинхронным. В нем триггер младшего разряда переключается прямо счетным импульсом, а остальные триггеры - сигналами с выходов конъюнкторов, т.е. с некоторой задержкой по отношению к срезу счетного импульса. Свободен от такого недостатка синхронный счетчик с параллельным переносом, в котором применены хронируемые Т-триггеры ( 2.16,6). Здесь сигнал е на потенциальном входе СЕ (разрешение счета) не переключает триггеры, а обеспечивает получение единичных значений на информационных входах тех триггеров, которые должны переключиться на переходе от S к S + 1 . А само переключение триггеров происходит одновременно по срезу счетного импульса хс, который подается на вход +1 счетчика, т.е. на синхро-входы всех триггеров.

Асинхронный триггер мгновенно переключается при поступлении входного сигнала. Во многих устройствах необходимо синхронизировать во времени переключение триггеров; неодновременное переключение может привести к появлению непредусмотренных состояний устройства и к срыву его работы. Синхронные триггеры имеют дополнительный тактовый вход, на который подаются положительные тактовые импульсы. Такой триггер воспринимает информацию на входах только при наличии тактового импульса и переходит в новое устойчивое состояние в момент среза тактового импульса. В течение тактового импульса на выходе триггера сохраняется предшествующее состояние Qn, и эта информация на выходе триггера в виде сигнала ОС может быть использована при определении направления его переключения. Поэтому синхронные триггеры обладают большими логическими возможностями, чем асинхронные триггеры.

Нормальный счет (без ввода информации со входов Dl, D2, D4, D8) происходит при V1 = V2=V3=R = \, когда входные импульсы поступают на вход Г. Состояния выходов Ql, Q2, Q4, Q8 при этом будут изменяться в двоично-десятичном коде от 0 до 9. Смена состояний происходит по фронту 0,1 счетных импульсов (за счет инвертора на входе). Синхронное переключение триггеров предотвращает ложные импульсы, обусловленные временными задержками.