Очередного тактового

Адрес очередной микрокоманды можно назначить без учета значений Z (t) и U (t), если эта микрокоманда задает функцию перехода автомата в состоянии, имеющем единственный переход, не зависящий от значения входных сигналов. В этом случае адрес очередной микрокоманды можно указать значением отдельной группы разрядов исполняемой микрокоманды. Если очередная микрокоманда должна задавать функцию перехода автомата в состоянии, имеющем различные переходы, зависящие от значений входных сигналов, то ее адрес должен зависеть от входных сигналов.

Если адрес очередной микрокоманды должен формироваться с учетом значений входных сигналов, то в поле ТФА заносится специальный код, настраивающий СхФАМк на особую обработку ПФА, при этом содержимое некоторых ПФА по-прежнему

Для повышения скорости работы УА с хранимой в памяти логикой используются различные методы. Чаще всего осуществляется совмещение отдельных действий, задаваемых микрокомандой, что особенно существенно при использовании многофазных микрокоманд. Например, двухфазные микрокоманды могут выполняться с совмещениями вида, указанного на 8.5. В такте t работы осуществляется выполнение микроопе» раций i-й микрокоманды ВЫП MKi, a одновременно с этим происходит формирование адреса очередной микрокоманды ФЛ+i и ее выборка BblBi+\. При таком совмещении адрес (/+ + 1)-й микрокоманды формируется 1-й микрокомандой с учетом значений оповещающих сигналов, представляющих собой результаты (i—1)-й микрокоманды. Учет результатов i-й микрокоманды может осуществляться только (l-f.l)-B микрокомандой при формировании адреса (/+2)-й микрокоманды.

По сигналу окончания команды ПА в следующем четном такте, совпадающем с импульсом /4 последней микрокоманды, посылает (если работа по программе продолжается) импульс тока по обмотке &УЗХ формирователя на 77 и по обмотке w3l сердечников С/—С6, указывая тем самым код операции следующей команды. В этом случае следующая команда начинается сразу после прохождения импульса /4 предыдущей команды без потери тактов. В рассмотренном выше функционировании МПА предполагалось, что в такте /! по ш3 подготавливается единственный путь через ДМ2, а в такте /з — единственный путь через ДМ1. Такая последовательность микрокоманд соответствует части микропрограммы, в которой отсутствуют разветвления по результатам ее выполнения. Если после очередной микрокоманды (например, верхняя ветвь в ДМ1 или нижняя ветвь в ДМ2) возможно разветвление на два, то в одном из МПТ (например, С4—С6) намагничиваются в 1 два сердечника. Тем же импульсом /! или /3 производится по w3 запись единицы в формирователь (Тр4—Трб), считывающий регистр контрольных сигналов в схеме контроля. Один разряд этого регистра представлен переключателем на С/5, С/5. Установка С/5 и С/5 в состояние, соответствующее отсутствию контрольного сигнала, осуществляется по шз2. Если контрольный сигнал присутствует, то по ш31 производится установка в противоположное состояние. В общем случае запись по шзг, w3l на С/5, С/5 производится одновременно в такте 1г или /з, а поэтому м. д. с. по шз1 должна преобладать над м. д. с. по шз2. Формирователь, считывающий регистр контрольных сигналов, срабатывает в такте /2 или /4. Импульсом тока от этого формирователя через переключатель на сердечниках С/5, С/5 по обмоткам запрета шзпр производится запрет одного из путей в МПТ С4—С5 и СЮ—С12. Если необходимо разветвление более чем на две ветви, то с выхода ДМ1 или ДМ2 по w3 готовится нужное количество проводящих путей (например, четыре), а из схемы контроля поступает информация с нескольких переключателей. Действуя по обмоткам шзпр, выполненным по системе дешифрации (см. 5-7), импульсы с регистра контрольных сигналов оставят проводящим лишь один путь, соответствующий конкретной комбинации контрольных сигналов.

Блок синхроимпульсов синхронизирует работу ПЗУ и формирователей функциональных сигналов. Адрес очередной микрокоманды образуется в адресном регистре ПЗУ. Совокупность микрокоманд, обеспечивающих выполнение команды, называется микропрограммой.

Блок синхроимпульсов синхронизирует работу ПЗУ и формирователей функциональных сигналов. Адрес очередной микрокоманды образуется в адресном регистре ПЗУ. Совокупность микрокоманд, обеспечивающих выполнение команды, называется микропрограммой.

На 1.11,о изображена структурная схема процессора с управляющим устройством, построенным на принципе программируемой логики. Функции блока микропрограммного управления (БМУ) сводятся к определению адреса очередной микрокоманды (МК) в управляющей памяти (УП). Поступающая из оперативной памяти (ОП) команда содержит адрес первой МК той микропрограммы, которая реализует предусматриваемую командой операцию. Таким образом решается проблема поиска в УП микропрограммы, соответствующей данной команде. Адреса всех последующих МК определяются в БМУ следующим образом.

Следует обратить внимание на следующую особенность в записи микрокоманд. Запись 1 в разряде^ (либо х2) микрокоманды означает, что формирование адреса очередной микрокоманды производится путем замещения в содержимом поля адреса соответствующего разряда на значение условия xl (либо х2). Не следует считать, что такая запись -означает xl — 1 (либо х2 — 1).

Управление формированием адреса очередной микрокоманды. В табл. 5.4 показаны способы формирования адреса очередной МК.

В поле вида перехода приводится мнемоническое обозначение вида перехода, осуществляемого БМУ при формировании адреса очередной микрокоманды.

Переход к подпрограмме реализуется просто. Для этого достаточно в микрокоманде МКт предусмотреть переход от ячейки с адресом Ат к ячейке с адресом В[. Сложнее обеспечивается возврат в основную микропрограмму, т. е. после выполнения микрокоманды МК*, взятой из ячейки с адресом Bfe, произвести выбор очередной микрокоманды из ячейки Ат+1. Для этого необходимо при каждом выходе из основной

сигнал поступает как во входную обмотку, так и в обмотку запрета сердечника 5. При подаче сигналов В и С сердечник 3 не перемагничивается, а сердечник 2 запоминает единицу, которая тактовым импульсом /Т1 передается сердечнику 5, а затем тактовым импульсом /Т2 — сердечнику 6. При подаче сигналов А и ВС сердечник 6 перемагничивается под действием токов в его обеих входных обмотках. Результирующий сигнал Р при подаче очередного тактового импульса /Т1 поступает на выход.

Триггер переключается в момент поступления очередного тактового импульса, если уровни сигналов на входе D и выходе О различны.

Функциональная схема шестиканального распределителя приведена на 7.11 и состоит из трехразрядного счетчика и дешифратора. На три информационных входа дешифратора поступают со счетчика разряды двоичного кода с весами 4, 2, 1. Таблица переходов, иллюстрирующая работу шестиканального распределителя, где m—номер очередного тактового импульса, приведена на с. 231.

Функциональная схема АЦП ( 7.14) включает в себя генератор тактовых импульсов, вырабатывающий тактовые импульсы, реверсивный счетчик, считающий число тактовых импульсов, поступающих на его вход С, а также ЦАП и компаратор. На один из входов компаратора поступает аналоговый входной сигнал С/вх, который необходимо преобразовать в двоичный код, а на другой вход—сигнал U0 с выхода ЦАП. При C/BI>J70 компаратор вырабатывает положительное напряжение, которое подается на вход со знаком « + » реверсивного счетчика. Счетчик работает в режиме суммирования, когда с приходом очередного тактового импульса увеличивается двоичный код на выходе счетчика, преобразованный с помощью ЦАП в аналоговый сигнал U0. При t/BX = U0 срабатывает компаратор, напряжение на его выходе ?/вы„ при ?/„ < U0 становится отрицательным.

Поступающий на вход со знаком « + » счетчика сигнал ^„ыхк<0 переводит счетчик в режим вычитания, когда с приходом очередного тактового импульса двоичное число на выходах счетчика, а следовательно, напряжение [70 на выходе ЦАП уменьшаются до тех пор, пока не наступит равенство Un=U0.

Синхронный RS-т р и г г е р ( 104, а) в отличие от асинхронного, реагирующего на входные сигналы в момент их подачи, реагирует на них только после поступления на вход синхронизации С оче-"редного сигнала синхронизации. Таким сигналом является очередной импульс из непрерывной последовательности тактовых импуль-соз с постоянным периодом следования (например, 100 не), предназначенных для синхронизации работы всего устройства или системы. В таблице состояний синхронного /?5-триггера (табл. 8), построенного на элементах И-НЕ, индексом п обозначены состояния до поступления очередного тактового импульса, а индексом п+ 1 — после-его поступления.

О-т р и г г е р ( 104, б) управляется только сигналом по входу D. Вход С служит для подачи сигнала синхронизации. Изменение уровня выходного сигнала Q (и Q) задерживается относительно уровня входного до поступления на вход С очередного тактового импульса. Состояния D-триггера приведены в табл. 9.

интегральных логических элементах можно разделить на две основные группы — асинхронные -и синхронные (тактируемые) триггеры. Асинхронные триггеры срабатывают в моменты поступления запускающих импульсов. Рассмотренные ранее (см. § 12.3) триггеры относятся к асинхронным. В синхронных триггерах используются кроме запускающих импульсов последовательности тактовых импульсов (синхроимпульсов). Запускающий импульс предшествует и подготавливает триггер к опрокидыванию, однако само опрокидывание происходит только в момент воздействия очередного тактового импульса. Таким образом, переключения синхронных триггеров могут происходить только в строго заданные моменты, соответствующие моментам поступления тактовых импульсов.

Триггер D-типа состоит из двух синхронизируемых Л?5-триггеров DD2.1 и DD2.2, каждый из которых, в отличие от асинхронных /?5-триггеров, имеет по дополнительному входу С для синхроимпульсов, и двух инверторов DD1.1 и DD1.2. D-триггер выполнен на универсальных логических элементах И—НЕ. «Сигнальным» входом триггера является вход D. Пусть на вход D поступил сигнал с единичным уровнем напряжения. При D=l напряжение на входе DD2.1 соответствует сочетанию сигналов 5 = 1, /? = 0. Появление очередного тактового импульса на входе С приведет к установлению триггера в состояние, при котором напряжение на его выходе равно единице. На входах 5 и R триггера DD2.2 появляется сочетание сигналов "5=1, /?=0 — такое' же, как и на входах триггера DD2.J. Однако во время действия тактового импульса с единичной амплитудой, напряжение на выходе инвертора DD1.2, включенного в цепь сигнала синхронизации, соответствует нулевому уровню. Сигнал на входе С. триггера DD2.2 является нулевым, и переключения триггера DD2.2 не происходит. Однако, как только закончится тактовый импульс, сигнал на входе С триггера DD2.2 принимает единичное значение. Поскольку выходные напряжения Q и Q триггера DD2.1 сохранили свои значения, то появление единичного напряжения на входе С триггера DD2.2 приведет к переключению этого триггера в состояние, соответствующее единичному уровню на выходе Q. После окончания действия тактового импульса, т. е. /г-го такта работы устройства, появляется сигнал на его выходе.

Если на входе D напряжение приняло нулевой уровень, то на выходе инвертора DD1.1 напряжение соответствует единичному значению. На синхронный /?5-три1тер DD2.1 подается сочетание входных СРГНЭЛОВ 5=0, /?=1, которое должно установить триггер DD2.1 в состояние, соответствующее Q==0. Это произойдет во время очередного тактового импульса, когда напряжение на выходе инвертора DD1.2, а следовательно, и на входе С триггера DD2.2 становится равным нулю. Поэтому, хотя на вход триггера DD2.2 и будет во время действия тактового импульса подаваться сочетание сигналов 5 = 0, /?=1, переключения триггера не произойдет из-за отсутствия единичного уровня напряжения на входе С. После окончания действия тактового импульса на выходе триггера DD2.2, а следовательно и устройства в целом, напряжение Q примет нулевой уровень.

Работа триггера происходит следующим образом. После установки на входах R\, Кг и Si, 82 сигналов при поступлении на вход С очередного тактового импульса положительной полярности транзисторы Т(, и Т? запираются и тем самым отключают вспомогательный триггер от главного. Одновременно запираются и входные диоды Дз и Д%. При этом если R\ = = R2 = 1, a Si = 52 = 0, то все три диода (Дю — Дк) оказываются закрытыми, поэтому потенциал базы транзистора Т$ повышается и транзисторы Т$ и Т-$ отпираются. Спад потенциала на коллекторе Тз приводит к понижению потенциала базы TI и запиранию этого транзистора. Главный триггер переходит в состояние равновесия, при котором Тз открыт, а Т ч закрыт. После прекращения тактового импульса диоды Дз и Дв начинают проводить, блокируя входы главного триггера. Одновременно снижается потенциал на эмиттерах транзисторов Т(, или Т-], благодаря чему производится разблокировка вспомогательного триггера. При этом транзистор Г? все-таки остается в закрытом состоянии, так как на его базе, соединенной с коллектором Тз, установлен низкий потенциал. Транзистор Ть начинает проводить (так как его база соединена с коллектором закрытого транзистора T%), поэтому понижается потенциал базы TIQ. Запирание Ту и отпирание Т(, способствуют перебросу вспомогательного триггера в такое состояние, когда Tg, Tg и Гц оказываются открытыми, а Тю, T\i и Тц— закрытыми. При этом в триггере записывается код (? = 0; Qi = 1. Если 1 устанавливается на входах Si, $2, а 0 на входах RI и R2, запираются диоды Д} — Дз, поэтому отпираются транзисторы Т\ и Т2 и закрываются Тз и Тф Пбсле прекращения тактового импульса транзистор TI открывается, a Tf, остается закрытым, поэтому во вспомогательном триггере записывается Q = l(Tg, Tg и TU закрыты) и (5 = 0(7^0, Т\2 и 7"i3 проводят).