Напряжения логического

1) входное С/вх и выходное [/вых напряжения логической единицы — значения высокого уровня напряжения на входе и выходе микросхемы *;

При отсутствии входного сигнала транзистор заперт отрицательным смещением на базу от источника ы„„2. При подаче на вход схемы положительного импульса (высокого уровня напряжения — логической «1») транзистор отпирается и на выходе появляется отрицательный импульс (низкий уровень напряжения — логический «О»).

Мультивибраторы на логических элементах, как и мультивибраторы на транзисторах, имеют два временно устойчивых состояния равновесия. При этом высокому уровню напряжения (логической «1») на выходе одного элемента соответствует низкий уровень напряжения (логический «О») на выходе другого элемента или наоборот.

максимальные и минимальные выходные напряжения логической

Матрицы на основе МОП-транзисторов обеспечивают наиболее высокую плотность компоновки элементов, имеют минимальную потребляемую мощность, однако уступают по быстродействию матрицам на биполярных транзисторах. На 3.9 показан фрагмент ПЛМ на МОП-транзисторах. Здесь штриховые контуры обозначают границы тонкого оксида, что свидетельствует о наличии МОП-транзисторов в соответствующих областях матрицы (состояние логической единицы). В ПЛМ на КМОП-тран-зисторах для сокращения числа нагрузочных р-МОП-транзисторов Та ( 3.10) можно применить тактирование импульсом (ТИ). При подаче на вход ТИ напряжения низкого уровня закрывается заземляющий п-МОП транзистор Т3, открываются транзисторы Тн и происходит заряд емкостей выходных шин до напряжения логической единицы. Входные сигналы на шинах a, b заряжают входные емкости транзисторов матрицы. При подаче напряжения высокого уровня тактовыми импульсами закрываются транзисторы Гн, открывается транзистор Т3. Так как транзисторы матрицы уже подготовлены (их входные емкости заряжены), происходит достаточно быстрое установление уровней напряжения на выходах ПЛМ.

Логический элемент ИЛИ на МОП-транзисторах может быть выполнен по схеме, приведенной на 98, б. В этой схеме транзисторы VT1 и VT2 включаются при подаче на их затворы положительного напряжения логической 1 и выключаются, если действует напряжение логического 0. Транзистор VT3 используется вместо резистора и постоянно открыт, что приводит к потреблению энергии питания, в то время когда открыты транзисторы VT1 и VT2.

Логические элементы И. Схема простейшего двухвходового элемента И на биполярных транзисторах приведена на 100, а, а на 100, б — диаграмма его работы. Элемент И называют иногда схемой совпадения, так как из диаграммы работы видно, что сигнал 1 на выходе появляется только в том случае, если на обоих входах А к В одновременно действуют напряжения логической 1. Поскольку транзисторы VT1 и VT2 соединены последовательно, то ток в цепи может протекать только в случае, если одновременно открыты оба транзистора. Если открыт только один из транзисторов, то ток протекать не будет

Схема логического элемента И в ТТЛ-варианте исполнения приведена на 100, б. Особенность схемы — использование на входе многоэмиттерного транзистора VT1. Если на оба входа А и В поданы напряжения логического 0, то открыты оба перехода база—эмиттер транзистора VT1 и ток проходит только через них, не ответвляясь в переход база—коллектор. Вследствие этого транзистор VT2 закрыт и на выходе Q действует нулевое напряжение. Если на один из входов подается положительное напряжение логической 1, то соответствующий переход база—эмиттер транзистора VT1 запирается. Однако основной переход база-коллектор не отпирается, ибо конструкция многоэмиттерного транзистора (и режим работы) такова, что ток в цепи база—коллектор может протекать тогда, когда оказываются запертыми все переходы база—эмиттер. Таким образом, только при одновременной подаче на оба входа напряжения логической 1 отпирается переход база—коллектор транзистора VT1, что в свою очередь приводит к отпиранию транзистора VT2 и появлению на выходе напряжения логической 1 в полном соответствии с правилом действия логического элемента И. МОП-вариант схемы логического 216

Счетчики могут считать не только в двоичной системе, но и в любой другой: троичной, пятиричной, десятичной и т. д. В частности, на 112, а приведена схема счетчика на три импульса, выполненная на основе JK-триггеров. В исходном положении триггеры находятся в нулевом состоянии: Qi = 0; Q2 == 0 (цепь установки счетчика в нуль не показана). Входы К. соединены между собой, и на них постоянно подается напряжение питания (через резистор с сопротивлением в 1 кОм — для ТТЛ-схем и непосредственно— для КМОП-схем), соответствующее 1. На вход J триггера ТТ./ также подается 1, поскольку он соединен с выходом Q2 = 1. Если на входе действует первый импульс, то по его окончании триггер ТТ/ переключается и на его выходе Ql появляется 1. На входе J триггера 112 в момент действия входного импульса был 0 (поскольку в это время Q1 = 0), и поэтому после его окончания триггер не переключился и на его выходе Q2 остался О, а на выходе Q2 — 1. Таким образом, в счетчик после окончания первого импульса записывалось число 01. В момент действия второго импульса на входах J и /( триггеров 111 и ТТ2 действуют напряжения логической /, поэтому после его окончания произойдет переключение обоих триггеров и на их прямых выходах Q2 и Q! появятся сигналы соответственно 1 и 0, т. е. в счетчик будет записано число 10, соответствующее числу 2 в десятичной системе. При этом на входе J триггера ТТ) действут 0, подаваемый с инверсного выхода триггера ТТ2, на входе J триггера ТТ2 также действует 0, поскольку Q! = 0. Поэтому после окончания третьего импульса на выходах будут действовать нули: Q2 — 0; Qi = О (соответствующие напряжениям логического 0 на их /-входах). Таким образом, в счетчике после первого импульса записано число 01; после второго — 10; после третьего — 00, т. е. счетчик

На основе распределителя может быть выполнено весьма необходимое в аналоговой и цифровой радиоэлектронике устройство — мультиплексор (селектор данных, цифровой или аналоговый коммутатор), позволяющий, например, поочередно подключать несколько источников сигналов (измерительных каналов) к одному общему измерителю. Функциональная схема простейшего мультиплексора цифровых сигналов приведена на 115, а. На информационные входы 1 ... N логических элементов И подаются цифровые сигналы, которые могут появится на выходе только тогда, когда на входы управления подаются напряжения логической 1. Если импульсы

Упрощенная схема шифратора десятичного кода в двоичный (используемого, например, для ввода цифровой информации с пульта клавиш в ЭВМ) приведена на 117, а. Пусть десятичный код отображается числом 5 и уровень сигнала — 1 действует только на этом входе (на остальных входах 0). Вследствие этого сработают только два элемента ИЛИ — верхний и третий сверху, — на соответствующих выходах которых появятся напряжения логической 1 и, таким образом, на выходе дешифратора будет действовать двоичный сигнал 0101 (табл. 3).

2) входное t/вх и выходное С/^ых напряжения логического нуля—значения низкого уровня напряжения на входе и выходе микросхемы;

Разброс входных характеристик можно уменьшить, изменяя сопротивления резисторов в цепи баз. Более равномерное распределение базовых токов позволяет увеличить коэффициент разветвления схемы. Однако введение резисторов снижает скорость переключения схемы. Этого можно избежать, шунтируя резисторы в цепях связи емкостными элементами. Такая, схема получила название транзисторной логики с резистивно-емкостными связями. Введение емкостных элементов ускоряет переходные процессы в схеме, но ухудшает ее технологичность. Поэтому данное схемотехническое решение не нашло широкого применения. Схема базового элемента РТЛ-типа приведена на 1.13. При наличии на обоих входах схемы напряжения логического «О» (напряжения 0,1 В) транзисторы 7\ и Г2 закрыты. При этом, если к выходу

При подаче на один из входов напряжения логического «О» (например, (/КЭН«0,1В) через один из диодов Дг, Д2 потечет ток и напряжение в точке А будет равно сумме напряжений /7КЭН и падения напряжения на диоде Дг (Д2). При этом напряжение в точке В (на базе 7\) близко к нулю. Следовательно, транзистор T! закрыт и напряжение на выходе элемента равно напряжению источника питания Е„, т.е. напряжению иг. Если к обоим входам приложено напряжение {/! (напряжение ?.„), то диоды Дг и Д2 смещаются в обратном направлении. За счет протекания тока в цепи, состоящей из /?!, Дэ, Д4 и /?3, напряжение на базе 7\ имеет достаточно высокое значение, транзистор входит в режим насыщения и напряжение на выходе элемента равно U0 (примерно ?/кэн). Таким образом, элемент выполняет логическую функцию И—НЕ. Поскольку нагрузкой данного базового элемента являются, как правило, аналогичные элементы, то описанные состояния существенно не изменяются. Поэтому логические уровни U0 и 1)г практически не зависят от числа элементов нагрузки, подсоединенных к выходу элемента. Следовательно, помехоустойчивость не изменяется. На 1.22 приведена передаточная характеристика элемента ДТЛ при ?„ = 4В.

Одновременно конденсатор С\ разряжается через выходное сопротивление логического элемента DDz и диод Д\. Последний обеспечивает быструю разрядку этого конденсатора. Пока м„х1 за счет разрядного тока конденсатора С\ меньше ыгр, элемент DD\ остается закрытым. Когда уменьшающееся напряжение wBX2 достигнет уровня wrp (при / = /i), элемент DD^ закроется, a DD\ — откроется (мвых1 достигает низкого уровня напряжения — логического «О»). При этом происходит лавинообразный процесс опрокидывания мультивибратора. Затем начинается зарядка конденсатора С\ и разрядка конденсатора Сч. Процессы в мультивибраторе, таким образом, периодически повторяются.

Зависимость выходного напряжения логического элемента от входного, представляющую собой непрерывную функцию, называют передаточной характеристикой. На 94 передаточная характеристика инвертора показана сплошной линией. Логические элементы имеют некоторый разброс характеристик. Кроме того, при изменении условий эксплуатации (температуры, напряжения питания, нагрузки) в допустимых пределах их характеристики несколько сдвигаются. В соответствии с этим устанавливаются предельные характеристики (на 94 показаны пунктиром), с помощью которых определяют параметры прос-86

и логическое отрицание (инверсию) НЕ. Для этого активные элементы должны быть использованы не в режиме повторителей (как в схеме 98, б), а в режиме усилителей-инверторов, что легко достигается перенесением общего сопротивления нагрузки из цепи истоков в цепь стоков. На 99, а приведена такая схема логического элемента ИЛИ-НЕ. При сигналах логического О на входах А и В транзисторы VT2 и VT3 заперты, а поскольку транзистор VT1 постоянно открыт и играет роль сопротивления нагрузки, то на выходе Q действует положительное напряжение логической 1. Если на одном из входов А или В (или одновременно на двух) действует положительное.напряжение, соответствующее логической 1, то транзистор VT2 или VT3 или оба вместе оказываются открытыми и напряжение на выходе Q снижается до нескольких десятых долей-единиц вольт, т. е. до уровня напряжения логического 0.

Схема логического элемента И в ТТЛ-варианте исполнения приведена на 100, б. Особенность схемы — использование на входе многоэмиттерного транзистора VT1. Если на оба входа А и В поданы напряжения логического 0, то открыты оба перехода база—эмиттер транзистора VT1 и ток проходит только через них, не ответвляясь в переход база—коллектор. Вследствие этого транзистор VT2 закрыт и на выходе Q действует нулевое напряжение. Если на один из входов подается положительное напряжение логической 1, то соответствующий переход база—эмиттер транзистора VT1 запирается. Однако основной переход база-коллектор не отпирается, ибо конструкция многоэмиттерного транзистора (и режим работы) такова, что ток в цепи база—коллектор может протекать тогда, когда оказываются запертыми все переходы база—эмиттер. Таким образом, только при одновременной подаче на оба входа напряжения логической 1 отпирается переход база—коллектор транзистора VT1, что в свою очередь приводит к отпиранию транзистора VT2 и появлению на выходе напряжения логической 1 в полном соответствии с правилом действия логического элемента И. МОП-вариант схемы логического 216

Более универсален элемент И-НЕ, позволяющий одновременно с операцией логического умножения выполнить и отрицание, тем более что в большинстве случаев это не усложняет схемы. Например, на 101, а приведен МОП-вариант схемы логического элемента И-НЕ. Транзистор VT1 используется вместо сопротивления нагрузки и постоянно открыт, ибо на его затвор подается напряжение в отпирающей полярности. Если на затворы транзисторов VT2 и VT3 поданы напряжения логического 0, то они заперты, тока не проводят и на выходе Q действует почти полное напряжение питания, т. е. напряжение логической 1. Если подается напряжение логической 1 только на один из входов А или В, то состояние схемы не изменяется и напряжение на выходе остается неизменным. Однако, если на оба входа действуют напряжения логических 1, то оба транзистора VT2 и VT3 отпираются, их внутреннее сопротивление уменьшается (до 500—1000 Ом) и напряжение на выходе Q также становится весьма малым, т. е. на выходе действует логический 0— в полном соответствии с таблицей истинности И-НЕ:

Например, если необходимо разделить два импульсных сигнала с амплитудами, соответственно 1 и 5 В ( 146, а), то это можно сделать с помощью весьма несложного устройства ( 146, б), состоящего из двух компараторов А1 и А2, двух транзисторов VT1 и VT2, двух диодов VD1 и VD2 и инвертора. В отсутствии на входе напряжения сигнала (или сигнала, меньшего 1) на выходах компараторов действуют отрицательные напряжения (поскольку на их инвертирующие входы поданы положительные опорные напряжения 1 и 4 В) и диоды VD1 и VD2 заперты. Вследствие этого, заперты обе схемы И (так как на их входах действуют напряжения логического 0) и оба транзистора VT1 и VT2 также заперты. Если на входе действует импульс с напряжением несколько более 1 В, то компаратор А 1 срабатывает, напряжение на его выходе становится положительным, диод VD1 отпирается и положительное напряжение поступает на верхний вход первой схемы И. При этом на ее нижний вход подается положительное напряжение (инвертированное напряжение' логического 0 с выхода второй схемы И). Таким образом, на оба входа первой схемы И подаются положительные напряжения и поэтому на ее выходе появляется положительное напряжение, отпирающее транзистор VTL В результате вход схемы оказывается соединенным с выходом 1В. Если на входе действует импульсное напряжение с амплитудой более 5 В, то срабатывают оба компаратора и открывается (через вторую схему И) транзистор VT2. Транзистор VT1 при этом оказывается закрытым, ибо заперта первая схема И, так как на ее верхний вход подается напряжение логической 1 от первого компаратора, на нижний вход — напряжение логического 0 (инвертированное напряжение логической 1 с выхода второго компаратора). Подобного вида устройства позволяют различать сигналы по многим уровням и решать другие задачи,

Схема состоит из двух переключателей тока, первый из которых образуется транзисторами Т3, Г4 и Т$ с общими коллекторами и эмиттерами, а второй построен на транзисторе Тъ. На базу транзистора Т6 от источника смещения подается уровень напряжения Us, имеющий среднее значение между уровнями напряжения логического 0 и логической 1. Если все входы элемента ТЛЭС имеют низкий потенциал логического 0, то транзистор Т6 открыт. Если на любой вход или на несколько входов элемента ТЛЭС поступает высокий уровень логической 1, то транзистор Т6 закрыт, а работает первый переключатель тока. Выходные сигналы клапана ТЛЭС снимают с эмиттерных повторителей (образованных транзисторами Т\ и TZ), которые смещают уровень выходного сигнала на величину напряжения база — эмиттер так, что обеспечивается условие равенства уровней входных и выходных сигналов.

2) время перехода ИМС из состояния логического 0 в состояние логической 1 t ' , измеряемое на уровнях 0,1 и 0,9 как интервал времени, в течение которого напряжение на выходе ИМС переходит от напряжения логического 0 к напряжению логической 1;