Логических возможностей

В отличие от ПЗУ в этих микросхемах нет дешифратора с 2т выходами, а информация здесь хранится не в форме таблиц истинности, а в виде логических выражений. Благодаря последнему в ПЛМ можно записать больше информации, чем в ПЗУ с таким же числом входов и промежуточных шин. Однако объем ПЗУ может быть значительно большим, что достигается использованием либо нескольких дешифраторов, либо усложненной схемой декодирования [16].

При работе с логическими элементами ИЛИ — НЕ и И — НЕ для преобразования логических выражений удобно пользоваться соотношениями де Моргана, формулируемыми следующим образом: инвертированная функция равна функции инвертированных переменных, в которой все суммы заменены произведениями, а произведения суммами. Так, для двух переменных справедливы выражения

токопроводящей области потребуются выражения, отличные от записанных выше. При этом разнотипность выражений для расчета элементов тока в узлах сетки в токопроводящей области и на ее границе затрудняет составление программы и увеличивает время расчета на ЦВМ из-за необходимости использования логических

На основании таблиц логического сложения и логического умножения можно привести ряд типовых логических выражений:

Максимальное упрощение логических выражений является одним из основных этапов при проектировании схем вычислительных машин, так как такое упрощение позволяет создать реальные схемы с минимальным числом логических элементов.

Упрощение логических выражений с помощью тождеств основывается на интуитивных решениях и представляет большие трудности, особенно при большом числе переменных. При этом бывает

Суммирующие двоичные счетчики. В таких счетчиках поступление на вход очередного импульса вызывает увеличение на одну единицу хранимого в счетчиках числа. При этом в счетчике устанавливается число, которое получается суммированием предыдущего значения с единицей. Суммирование производится в двоичной системе счисления. Процесс суммирования можно описать с помощью логических выражений. Функционирование г'-го разряда счетчика можно представить таблицей истинности (табл. 21.5).

Запись логических выражений для выходных величин комбинационного узла. Для каждой строки таблицы функционирования комбинационного узла запишем логическое выражение в следующей форме: в левой части выражения перечислим переменные, приведенные в графе выходных величин, в правой части — логическое выражение, представленное через текущее состояние а,- и значения условий перехода.

переключательными функциями п 8. Поэтому при синтезе таких КС задачи синтеза сводятся к меньшему числу переменных на основании некоторого алгоритма, имеющего место для любого числа переменных п. В этом случае метод минимизации функций с помощью диаграмм Вейча можно использовать только как вспомогательный аппарат, а основные же выражения для функций п переменных необходимо получать аналитическим методом, т. е. проектировщику КС необходимо в совершенстве овладеть методами преобразований логических выражений с помощью тождеств алгебры логики.

Суммирующие двоичные счетчики. В таких счетчиках поступление на вход очередного импульса вызывает увеличение на одну единицу хранимого в счетчиках числа (отображаемого двоичным кодом). При этом в счетчике устанавливается число, которое получается суммированием предыдущего значения с единицей. Суммирование производится в двоичной системе счисления, Процесс суммирования можно описать с помощью логических выражений. Функционирование 1-го разряда счетчика можно представить таблицей истинности (табл. 1.5).

Для минимизации выражений функций алгебры логики разработаны как графические (табличные), так и алгебраические методы. Разработанные алгебраические способы минимизации логических выражений требуют определенного навыка в поисках оптимальных решений. Современная алгебра логики располагает рядом приемов, разработанных на основе ее законов и аксиом, позволяющих проводить минимизацию функций более просто, быстро и безошибочно. Для минимизаций функций с числом переменных до пяти-шести наиболее удобен метод карт Карно (метод назван в честь французского математика, жившего в XIX в.). Этот метод легко поддается формализации при написании программы для ЭВМ.

До сих пор речь шла об ЭВМ универсальных в том смысле, что в пределах своих вычислительных и логических возможностей они предназначены для использования практически в любых отраслях народного хозяйства.

К блоку управляющих регистров следует также отнести управляющие триггеры, фиксирующие режимы работы процессора. Для повышения быстродействия и логических возможностей процессора и микропроцессора в их состав включают блок регистровой памяти (местную память) небольшой емкости, но более высокого, чем ОП, быстродействия. Регистры этого блока (или ячейки местной памяти) указываются в командах программы путем укороченной регистровой адресации и служат для хранения операндов, в качестве аккумуляторов (регистров результата операций), базовых и индексных регистров, указателя стека.

Микропроцессорная техника быстро развивается — помимо огромного количественного роста промышленного выпуска микропроцессорных средств наблюдается интенсивное расширение их логических возможностей. Это расширение идет, с одной стороны, путем создания и пополнения наборов микропроцессорных схем, с другой стороны, путем развития архитектуры самих микропроцессоров.

Повышение производительности моделей машин в ЕС ЭВМ и применение ЗУ прямого доступа на дисках со скоростью передачи информации около 1 Мбайт/с и более потребовали дальнейшего развития системы ввода-вывода в направлении повышения пропускной способности интерфейса ввода-вывода, повышения уровня параллелизма в работе внешних ЗУ, придания системе ввода-вывода новых логических возможностей.

В предыдущем издании книги [22] приведен материал по организации интерфейса «общая шина» (Unibus фирмы DEC, США), широко использовавшегося в прошлые годы в малых ЭВМ (например, в малых ЭВМ СМ-4). В настоящее время машины с параметрами, еще недавно характерными для малых ЭВМ, выполняются в виде микроЭВМ, основу которых составляют микропроцессорные БИС. Ограничение на число выводов корпусов этих БИС заставило искать пути упрощения интерфейса «общая шина» и в первую очередь уменьшения числа линий в интерфейсе. В результате фирмой DEC была предложена упрощенная модификация интерфейса «общая шина», получившая название «Q-шина», первоначально использовавшаяся в простейших одноплатных микроЭВМ с одноуровневым прерыванием (LSI-11, «Электроника-60). Впоследствии значительное развитие логических возможностей интерфейса «Q-шина» превратило его в типовой системный интерфейс для малых и микроЭВМ с архитектурой, подобной архитектуре машин фирмы DEC (см. гл. 9). При этом развитии учитывалась необходимость обеспечить совместимость новых модификаций «Q-шины» с ранее выпущенными вычислительными средствами.

Быстрое увеличение производительности, расширение логических возможностей микропроцессоров и еще более быстрый рост требований пользователей к вычислительной мощности создаваемых на их основе микроЭВМ и микропроцессорных систем (МП-систем) потребовали развития новых подходов в построении интерфейсов МП-систем. Попробуем восстановить логику выработки новых архитектурных решений в этой области.

Использование логических возможностей ЭВМ. Возможности ЭВМ позволяют исходную информацию организовать в общем виде, например для схемы В.1, а ее можно задать в виде табл. В.1, где значения всех параметров выражены в СИ. Эта таблица может быть заполнена в любой последовательности, по мере

Вопрос о номенклатуре БИС для системы требует использования метода последовательных приближений. Критериями при определении набора БИС должны быть их минимальное число и универсальность. Требование универсальности, с одной стороны, может привести к увеличению общего числа интегральных микросхем в системе, а с другой, при росте степени интеграции — к недоиспользованию логических возможностей схем. При разработке сравнительно больших систем целесообразно пользоваться стандартными интегральными узлами или модулями широкого назначения. При проектировании сложных систем обычно разрабатывают специальные заказные схемы с высокой степенью интеграции. Критериями для разработчиков при определении набора БИС являются общая стоимость системы и число используемых ИМС.

Для анализа логических возможностей однородной магнитной матрицы с линейной выборкой представим ячейку такой матрицы ( 4-7, а) в виде совокупности многофункциональных настраиваемых элементов, имеющих общую управляющую (адресную) систему, с помощью которой могут подаваться управляющие переменные и в виде импульсов тока различной амплитуды и направления. Каждый элемент (сердечник) ячейки имеет информационный вход, на который поступает двоичная входная переменная xt в виде импульса тока, и выход, на котором реализуется выходная функция yi в виде импульса напряжения, причем у — 1 при возникновении импульса любой полярности, а у = 0 при отсутствии импульса.

Элементна 3-21,ж является вспомогательным логическим элементом и содержит две независимые схемы И—ИЛИ на три входа каждая и предназначен для расширения входных логических возможностей основных логических элементов при осуществлении операции ИЛИ. Такая схема является характерной для элементов ТТЛ и ТЛЭС. Здесь символами К и Э обозначены коллектор и эмиттер выходного транзистора.

В настоящей главе рассматриваются основные вопросы логической организации процессора, а также некоторые специфические формы построения процессоров, разработанные в целях повышения быстродействия и логических возможностей вычислительной системы.