Элементами токоведущими

ство дополнительных технологических операций, что значительно увеличивает стоимость микросхемы. Это привело к разработке других методов изоляции отдельных элементов монолитной схемы. К их числу относится •метод балочных выводов. Сущность этого метода заключается в том, что толщина металлических перемычек, соединяющих отдельные элементы схемы, электролитическим методом увеличивается примерно до 10 мкм. Полученные таким способом перемычки («балки») обладают достаточной прочностью, чтобы механически поддерживать отдельные компоненты схемы. Это дает возможность травлением и шлифовкой удалить материал подложки, расположенный между элементами микросхемы (транзисторами, резисторами, конденсаторами и т. д.), что изолирует их друг от друга. На 11.3 схематически показан транзистор с балочными выводами

Диэлектрические подложки имеют ряд преимуществ по сравнению с полупроводниковыми: устраняются паразитные связи через подложку между элементами микросхемы; существенно уменьшаются токи утечки и решается проблема развязки элементов по постоянному току; уменьшается число высокотемпературных операций при производстве ИМС.

задачи размещения принято считать, что N — NK, так как при N > NK в процессе размещения можно использовать N — NK фиктивных элементов, не связанных с остальными элементами микросхемы (т.е. принять, что гц = 0 при i — NK -j- 1 ..... N; / == -1, 2 ..... N).

Задача трассировки межсоединений БИС состоит в построении на коммутационном поле требуемого числа соединительных цепей между элементами микросхемы, которые должны удовлетворять ряду ограничений и требований, главными из которых являются минимальная суммарная длина каждой цепи и минимальное число пространственных пересечений между отдельными цепями. К исходным данным в задачах трассировки относятся перечень цепей, подлежащих трассировке; координаты контактных площадок, соединяемых каждой цепью; топология коммутационного поля, полученная после размещения микроэлементов, т.е. конфигурация каналов для прокладки соединительных цепей; особенности технологии, применяемой для изготовления межсоединений (например, допустимое число слоев коммутационной схемы и т.д.).

Главные различия структур биполярных транзисторов полупроводниковых микросхем и дискретных транзисторов заключаются в том, что первые содержат дополнительные области, изолирующие их от общей полупроводниковой подложки, и все выводы от областей транзистора располагаются в одной плоскости на поверхности подложки. Такая структура называется пленарной. Она позволяет соединять транзисторы между собой и с другими элементами микросхемы пленочными металлическими проводниками, формируемыми на той же по-

Помимо паразитной связи, обусловленной эффектом поля, может наблюдаться инжекция электронов из области «+-типа в подложку. Эти электроны могут захватываться центрами захвата и усиливать эффект паразитной связи. Влияние инжекции ослабляют, создавая между элементами микросхемы специальные изолирующие области, получаемые, например, протонной бомбардировкой полуизолирующей подложки. В этом случае пороговое напряжение ^П0р.п.с может быть увеличено в несколько раз.

шая адгезия к подложке и хорошая способность к пайке или к сварке; малое переходное сопротивление между проводящим слоем И другими элементами микросхемы; химическая инертность по отношению к другим слоям.

При изготовлении микросхем широко применяется метод изоляции путем создания вокруг изолируемого элемента области с противоположным типом проводимости. При подаче на образующийся /?-«-переход напряжения смещения в обратном направлении элемент, находящийся внутри данной области, оказывается электрически изолированным от остальных элементов схемы, так как сопротивление такого перехода очень велико. Следует отметить, что при использовании обратно смещенного p-n-перехода для изоляции элементов возникают паразитные емкости, ограничивающие быстродействие цифровых микросхем. Изоляция элементов полупроводниковой микросхемы с помощью диэлектрического слоя двуокиси кремния дает возможность уменьшить паразитные емкости между коллектором и подложкой и практически полностью устранить активные паразитные связи между элементами микросхемы. Элементы микросхемы размещаются как бы в «карманах» из двуокиси кремния.

Специфика технологии 'изготовления полупроводниковых интегральных микросхем, ее групповой характер не позволяют полностью применить традиционные методы разработки электронных схем. Объясняется это тем, что характеристики отдельных элементов и рабочие характеристики готовой микросхемы .определяются точными геометрическими размерами элементов, их расположением на кремниевом кристалле, а также технологией изготовления схемы. -Кроме того, между элементами микросхемы всегда существует взаимосвязь, обусловленная их (взаимодействием и паразитными эффектами, присущими полупроводаиковым микросхемам, что в конечном итоге определяется структурой микросхемы и технологией ее изготовления. Поэтому при разработке микросхем главную роль ВГраеТ ТШ'ОЛОГНЧеШЙ 'М6ТВД ИХ ИЗГОТОШШЯ, Поскольку возможности технологии, технологические данные и ограничения наряду с электрическими, конструктивными и эксплуатационными показателями являются исходными при проектировании.

Для изготовления линейных интегральных микросхем в гибридном исполнении наибольшее распространение получили методы тонкопланочной технологии изготовления пассивной части. В качестве навесных элементов используются биполярные транзисторы различных структур и МДП-транзисторы. Большие возможности гибридной технологии при изготовлении линейных интегральных микросхем обусловлены превосходной изоляцией между элементами микросхемы, что позволяет улучшить схемотехнические параметры, в частности, частотный диапазон.

Следует, однако, учитывать, что вводы для времязада-ющей цепочки связаны с внутренними аналоговыми элементами микросхемы и чувствительны к внешним воздействиям. Для уменьшения помех рекомендуют размещать хронирующую цепочку возможно ближе к надлежащим

Испытательное переменное напряжение между токоведущими элементами, токоведущими элементами и корпусом, В:

Сопротивление изоляции между токоведущими элементами, токоведущими элементами и корпусом, МОм, не менее:

Сопротивление изоляции между токоведущими элементами, токоведущими элементами и чехлом, МОм, не менее:

Испытательное переменное напряжение между токоведущими элементами, токоведущими элементами и чехлом. В:

Сопротивление изоляции между токоведущими элементами, токоведущими элементами и чехлом, токоведущими элементами и корпусом (вывод S), МОм, не менее:

Испытательное переменное напряжение между токоведущими элементами, токоведущими элементами и чехлом, токоведущими элементами и корпусом (вывод 3), В:

Сопротивление изоляции между токоведущими элементами, токо-ведущими элементами и корпусом, МОм, не менее:

Испытательное переменное напряжение между токоведущими элементами, токоведущими элементами и корпусом, В:

Ток питания обмотки — постоянный. Сопротивление изоляции между тсковедущими элементами, токоведущими элементами и корпусом, ЛЮм, не менее:

Испытательное переменное напряжение между токоведущими элементами и корпусом, В:

Сопротивление изоляции между токоведущими элементами, токоведущими элементами и корпусом, МОм, не менее: