Двоичными разрядами

Логические операции над двоичными переменными реализуются схемами, которые называются комбинационными логическими элементами. Число входов комбинационного логического элемента соответствует числу аргументов воспроизводимых им одной или нескольких булевых функций.

Правила выполнения логических операций над двоичными переменными для случая двух переменных имеют следующий вид:

Правила выполнения логических операций над двоичными переменными для двух переменных имеют следующий вид:

Элементарные логические операции над двоичными переменными реализуются элементарными электронными схемами, которые называются электронными логическими элементами или просто логическими элементами. Число входов логического элемента соответствует числу аргументов воспроизводимой им булевой функции.

Правила выполнения логических операций над двоичными переменными при наличии двух переменных Х1 и Х2 приведены в табл. 11.1 соответствия функций.

В алгебре логики истинность суждения или высказывания о результатах той или иной логической операции обозначают символом 1, ложность — 0, Таким образом, логические переменные в алгебре логики принимают лишь два значения: единицу и нуль. Их называют двоичными переменными. Чтобы реализовать алгебру логики на электронных элементах, необходимо значение параметров этих элементов перевести на язык алгебры логики (0 или 1). Задавать значения параметров можно уровнем напряжения или полярностью импульсов.

В алгебре логики истинность суждения или высказывания о результатах той или иной логической операции обозначают символом 1, ложность - 0. Таким образом, логические переменные в алгебре логики принимают лишь два значения: единицу и нуль. Их называют двоичными переменными. Чтобы реализовать алгебру логики на электронных элементах, необходимо значение параметров этих элементов перевести на язык алгебры логики (0 или 1). Задавать значения параметров можно уровнем напряжения или полярностью импульсов.

Правила выполнения логических операций над двоичными переменными для двух переменных имеют следующий вид:

Булева алгебра оперирует двоичными переменными, которые условно обозначаются, как 0 и 1, и подчиняются условию х=1, если хФО, и #=0, если хф1. В ее основе лежит понятие переключательной, или булевой, функции

Действия над двоичными переменными производятся по правилам логических операций Между обычной, привьы-Ж)й нам алгеброй и алгеброй логики имеются существенные различия в отношении количества и характера операций, а также законов, которым они подчиняются

Булева алгебра базируется на нескольких аксиомах, из которых выводят основные законы для преобразований с двоичными переменными. Обоснованность выбора этих аксиом подтверждается таблицами истинности для рассмотренных операций. Каждая аксиома представлена в двух видах, что вытекает из принципа дуальности (двойственности) логических операций, согласно которому операции конъюнкции и дизъюнкции допускают взаимную замену, если одновременно поменять логическую 1 на О, О на 1, знак V на •, а • на V.

Рассмотрим пример деления. Пусть делимое X и делитель К в прямом коде есть Хпр= 10101001 и /Пр = 0111, тогда \Х\ =00101001 и !К=0111. Частное Z должно быть представлено прямым кодом с четырьмя двоичными разрядами, старший из которых представляет собой знак и в Z должен быть равен 0. Выполним деление \Х\ на Y\ обычным способом:

максимально возможного числа ячеек с прямой адресацией, для адресации памяти объединяются два 8-разрядных слова, это дает 16 бит адресного пространства. Шестнадцатью двоичными разрядами можно закодировать 64 Кбайт (К=Ю24) ячеек. Шина данных содержит 8 линий, т. е. информация в процессор и из процессора поступает побайтно. Принять и обработать 32-разрядное слово процессор может не менее чем за 4 такта

Очевидно, что проектировщику необходимо искать компромисс. Основанием для поиска если не оптимальных, то, по крайней мере, рациональных значений параметров процессора может служить практически существующее ограничение достоверной разрядности первичных измерительных преобразователей и АЦП. Очевидно, нецелесообразно существенно развивать разрядность процессора, если точность входных измерительных данных ограничена, как правило, 8... 13 двоичными разрядами.

На 5-7 представлена схема дешифратора на 16 выходов (К = 16). Входное число представляется четырьмя двоичными разрядами (п = 4, 2" = 16). Схема содержит четырехразрядный регистр входного числа (СУ, С2 — 1-й разряд, СЗ, С4 — 2-й разряд, CIS, C14 — 3-й разряд, С/5, С16 — 4-й разряд), предназначенный

В следующем (условно 4-м) такте формируется импульс /2 от ИФТ на Т2. Этот импульс производит считывание дешифратора и течет через одну из 16 нагрузок z0— zl&. Номер нагрузки, по которой протекает импульс /2, соответствует входному числу, представленному четырьмя двоичными разрядами. Заметим, что при выполнении функций второй ступени дешифрации использовались логические преобразования при считывании сердечников С5 — С/2

Считая, что при операции сложения складываются числа А и В (с двоичными разрядами a,-, bt), рассмотрим логическую сторону использования Га2, К9, К8 и обмоток шсч на ФЗ для организации сквозного переноса в разряды. С этой целью рассмотрим один из возможных алгоритмов выполнения в ФЧН операции сложения. Предварительно следует вспомнить материал § 4-5 и обратить внимание на то, что логические операции могут производиться одновременно в нескольких ячейках ФЧН.

В двоично-десятичном коде каждый десятичный разряд выражается четырьмя двоичными разрядами, веса знаков которых соответствуют позициям десятичной системы счисления. Этот код выгодно отличается от других тем, что сравнительно просто преобразуется в десятичный (который используется для визуального отсчета) и не требует для реализации большого количества бистабильных элементов. Так, для реализации чисел от 0 до 999 необходимо 3 X 4 = 12 бистабильных элементов. Представление числа 58 в двоично-десятичном коде изображено на 10.3, д.

Десятичные цифры О, 1, ..., 9 кодируются четырьмя двоичными разрядами в двоично-десятичной системе — коде 8421 (0000—1001). Неиспользуемые при этом комбинации четырехразрядных кодов (1010—1111) служат для кодирования знаков и служебного символа.

В двоично-десятичном коде каждый десятичный разряд выражается четырьмя двоичными разрядами, веса знаков которых соответствуют позициям десятичной системы счисления. Этот код выгодно отличается от других тем, что сравнительно просто преобразуется в десятичный (который используется для визуального отсчета) и не требует для реализации большого количества бистабильных элементов. Так, для реализации чисел от 0 до 999 необходимо 3x4=12 бистабильных элементов. Представление числа 58 в двоично-десятичном коде изображено на 10.3, д.

чение г/о (/АО- Полученные произведения [xo(iAt) yo(jAt) при i=var и / = const] суммируются и хранятся в ЗУ. После выполнения этих операций, продолжающихся в течение At, производится измерение следующих дискретных значений Хо (т+1, АО и г/о (/+•!, AIO- В запоминающее устройство ЗУХ заносится значение Xo(m + \, At) и убирается избыточное. В системе имеется возможность следить за текущими значениями коэффициентов корреляции, хранящимися в ЗУ. Обычно аналого-цифровое' преобразование производится с невысокой точностью, результат измерения представляется тремя-четырьмя двоичными разрядами. Количество 'интервалов квантования корреляционной функции т^ 100. При таких данных ЗУ выгодно выполнять на ферритовых сердечниках.

Ряд ветвей ГСП имеет единый интерфейс ЕИ-1 [45], рассчитанный на информационный обмен как параллельными, так и последовательными кодами при магистральной, радиальной и цепочечной структурах соединений меж. ду функциональными блоками для текстов сообщений, ограниченных шестнадцатью двоичными разрядами с соответствующей предельной точностью измерений. В подав-