Арифметико логическое

Противоречия, возникающие из-за различия между быстродействием запоминающих и арифметико-логических устройств, со временем не только не уменьшаются, но даже увеличиваются. С одной стороны, это связано с достижением очень больших, почти предельных для кремниевой технологии частотных характеристик схем АУ, а с другой — с растущими все время требованиями к объему ОЗУ, особенно связанными с созданием не только вычислительных, но и информационно-вычислительных систем, оперирующих с объемом данных в десятки и сотни гигабайт (Гбайт). Наконец, ЗУ с временем выборки 0,5—2,0 мкс уже не удовлетворяют требованиям ОЗУ для сверхпроизводительных ЭВМ, но они технологичны в производстве, дешевы и надежны в эксплуатации. Поэтому есть смысл оставить такие ЗУ в ЭВМ, а общей тенденцией остается дальнейшее развитие иерархической многоуровневой системы ЗУ с обменом данных в соседних уровнях ЗУ, не зависящим от работы ЗУ других уровней. Рассмотрим ЗУ следующих уровней.

возможность выполнения в одной БИС целых функциональных блоков ЭВМ, например микропроцессоров, блоков памяти, арифметико-логических устройств;

4.4. Схемы для арифметико-логических устройств

Схемы, реализующие функции (4.9), широко используются в различных арифметико-логических устройствах. Закодируем значения переменной i двоичным двухразрядным кодом viV2 так, что при i=0 Ui=u2=0; при i=l t>i= =0, и2=1; при i=2 t»i=l, и2=0; при /=3 vi—v2=l. На 4.20 изображена схема на ПЛМД (8, 3, 12), реализующая все рассмотренные преобразования. Изменив значения vi и 1>2 на входах ПЛМД, можно осуществить внешнюю настройку этой схемы на вычисление значений одного

4.4. Схемы для арифметико-логических устройств * 68

Сумматор — основная часть арифметического устройства, в которой осуществляется элементарная операция суммирования или вычитания двух чисел. Сумматор строится из одноразрядных сумматоров. В зависимости от способа соединения одноразрядных сумматоров могут быть получены комбинационные и накапливающие сумматоры. Последние по принципу работы относят к пос-ледовательностным цифровым устройствам и их используют в составе арифметико-логических устройств.

В рассматриваемом коммутаторе при отключении коммутируемых сигналов Х\ и х2 на выходе возможно получение либо разомкнутого состояния 0 (и=0, с=1), либо лог. 0 (и=0. с=0). Это расширяет возможности использования коммутатора, который теперь может применяться как при организации магистральной связи через общую шину, где требуется наличие сост. 0, так и при реализации коммутаторов в различных арифметико-логических устройствах, где при отключении входного сигнала не допускается третье состояние. Функции /р и fn коммутатора после минимизации и представления в скобочной форме

ИС 564ИР9 в основном применяется в качестве преобразователей последовательного кода в параллельный и обратно, накапливающих и сдвигающих регистров в арифметико-логических устройствах, при построении генераторов различных последовательностей.

Для удобства разработчиков аппаратуры и по технологическим признакам цифровые интегральные схемы выпускают сериями. Серией называют совокупность микросхем различного функционального назначения, которые имеют согласованные электрические и временные параметры для совместного использования. Микросхемы одной серии изготавливают по единой технологии, и они имеют сходное конструктивное исполнение. В состав современных развитых серий входят десятки типов микросхем — от логических элементов до функционально законченных узлов: счетчиков, регистров, сумматоров, запоминающих устройств, арифметико-логических узлов, микропроцессоров и других,

Номенклатура микросхем ТТЛ весьма разнообразна и содержит различные изделия, от простых логических элементов до готовых функциональных узлов: счетчиков, регистров, заломинающих и арифметико-логических устройств. Некоторые типы микросхем в составе разных серий по функциональным возможностям совпадают, а отдельные типы свойственны только определенным сериям.

Микросхема К155ИПЗ предназначена для действий с двумя четырехразрядными двоичными словами: А = =Л3Л2Л,Л0 и В=В3В2В[В0 ( 9-31). Конкретный вид операции, выполняемой микросхемой, задается 5-разрядным кодом на входах MS3S2S1S0. Всего это АЛУ способно выполнить 25=32 операции: 16 логических (И, И—НЕ, ИЛИ, ИЛИ—НЕ, исключающее ИЛИ и др.) и 16 арифметических и арифметико-логических (сложение, вычитание, удвоение, сравнение чисел и ряд иных). Операции сложения и вычитания проводятся с ускоренным переносом, из разряда в разряд. Кроме того, имеется вход приема сигнала переноса С.

— число блоков исполнения не зависит от набора команд и может быть изменено в зависимости от требований приложения по производительности. SC140 включает четыре арифметико-логических блока (ALU) и два адресных арифметических блока (AAU);

Для повышения надежности в Стреле было реализовано арифметико-логическое устройство потенциального типа на большой диодной трехвходовой матрице. На два входа подавались параллельно представленные в потенциальном коде операнды, на третий вход — код операции. После некоторого времени, в течение которого происходили переходные нестационарные процессы, на выходных шинах матрицы устанавливались потенциалы, представляющие код результата. ОЗУ было выполнено на электронно-лучевых трубках. Трехадрес-ная система команд имела набор операций, удобный для программирования сложных научных вычислений.

Арифметико-логическое устройство (АЛУ) реализует арифметические (сложение, вычитание) и логические (сравнение, И, ИЛИ) операции над двумя числами и выдает результат операций. Регистры (Р) служат для хранения и выдачи команд (регистр команд), адресов (регистр адресов) и данных (аккумулятор). Устройство управления (УУ) служит для преобразования команд, поступающих из регистров и внешнего запоминающего устройства (ЗУ), в сигналы, непосредственно воздействующие на все элементы МП и стимулирующие выполнение команд. Все блоки МП связаны между собой и с внешними устройствами тремя шинами: шиной данных (ШД),

Арифметико-логическое устройство (АЛУ). Может выполнять арифметические операции над 8- и 16-разрядными двоичными числами, причем длина результата может доходить до 20 разрядов. Имеются арифметические команды сложения, увеличения и уменьшения на единицу, а также логические операции И, ИЛИ и НЕ.

В структуре любого МП можно выделить две основные части: обрабатывающую и управляющую. Основой обрабатывающей части МП является арифметико-логическое устройство (АЛУ) и регистры общего назначения (РОН). Кроме того, в нее входит буферный регистр (БР) и регистр сдвига (PC). Структура обрабатывающей части МП приведена на 4.13 (на рисунке управляющие входы не указаны). Типичное АЛУ содержит два входа (А и В) и один выход (С) с подключенными к ним m-разрядными шинами (т — 4, 8, 16, 32). Информация, поступающая со входа, обрабатывается в АЛУ в соответствии с набором управляющих сигналов на управляющих входах: К, L, Mn -f- Mm_1. Примеры реализуемых АЛУ функций приведены в табл. 4.2. В таблице приняты следующие обозначения: V — операция дизъюнкции; Д — операция конъюнкции; + — операция сложения; — — операция вычитания. Результат обработки появляется на выходе С.

Цифровые электронно-вычислительные машины (ЭВМ) состоят из следующих функциональных блоков: центрального процессора, в который входят арифметико-логическое устройство (АЛУ) и устройство управления (УУ) ; устройства ввода-вывода (УВВ) информации; оперативного (ОЗУ) и постоянного (ПЗУ) запоминающих устройств.

Для выполнения нескольких простейших операций — арифметических и логических, сдвига, формирования признаков результата (равен или не равен результат операции нулю, положительный он или отрицательный и др.) — служит арифметико-логическое устройство АЛУ, которое состоит из сумматора, сдвигового регистра, регистров временного хранения операндов и других схем. Обработка данных в АЛУ производится в соответствии с кодом управляющих сигналов, поступающих на его управляющие входы с устройства управления. Так, при поступлении управляющего кода, означающего суммирование, сумматор АЛУ производит суммирование содержимого аккумулятора с содержимым одного из РОН и переносит результат (сумму) в аккумулятор, а также формирует признак выполнения этой операции (например, равна или не равна сумма нулю), который хранится в регистре признаков (флаг) и используется при дальнейшем выполнении программы.

Основными элементами МП являются арифметико-логическое устройство, в котором собственно и выполняются операции над данными, а также разного рода регистры, используемые для хранения информации о значениях величин, над которыми необходимо выполнение тех или иных операций (команд) в данный момент, о виде очередной выполняемой операции, а также некоторая вспомогательная информация.

Структурная схема МП включает арифметико-логическое устройство (АЛУ), устройство управления (УУ) и рабочие регистры (Р). Кроме того, в состав МП, точнее в физическом объединении с ним, могут быть устройства ввода — вывода (УВВ) для обмена информацией между МП и другими устройствами, генератор тактовых импульсов (таймер) и некоторые другие элементы. На 6.28 показана обобщенная структурная схема микропроцессора. Рассмотрим кратко ее элементы.

АЛУ — арифметико-логическое устройство; УУ — устройство управления; УВВ — устройство ввода — вывода; Т — таймер; Р —- рабочие регистры; О — операндов, К — команд, А — адресов, Ф — фланговые, С — состояний, СК—счетчика команд, ОН — общего назначения, СТЕК—стековые

К1800ВС1 Арифметико-логическое устройство 2207.48-1 4 —5,2 —2,0 1,4 342

Структура микропроцессорной ИМС показана на 4.28. Ядром ее является арифметико-логическое устройство (АЛУ). Для увеличения производительности и вычислительной мощности к АЛУ добавляется несколько управляющих регистров и регистров общего назначения (РОН), выполняющих роль внутренней памяти. АЛУ управляются дешифратором команд и схемой синхронизации, которая обеспечивает ход выполнения вычислительного процесса синхронно с другими схемами.